EDA期末复习资料 10Word文档下载推荐.docx
《EDA期末复习资料 10Word文档下载推荐.docx》由会员分享，可在线阅读，更多相关《EDA期末复习资料 10Word文档下载推荐.docx（11页珍藏版）》请在冰豆网上搜索。
4．时序仿真是在设计输入完成之后，选择具体器件并完成布局、布线之后进行的时序关系仿真,因此又称为
功能仿真
5．VHDL的数据对象包括
变量
常量
信号
，它们是用来存放各种类型数据的容器。
6．图形文件设计结束后一定要通过
仿真
，检查设计文件是否正确。
7．以EDA方式设计实现的电路设计文件，最终可以编程下载到
FPGA
CPLD
芯片中，完成硬件设计和验证。
8．MAX+PLUS的文本文件类型是（后缀名）
.VHD
9．在PC上利用VHDL进行项目设计，不允许在
根目录
下进行，必须在根目录为设计建立一个工程目录（即文件夹）。
10．VHDL源程序的文件名应与
实体名
相同，否则无法通过编译。
二、选择题：
（本大题共5小题，每小题3分，共15分）。
11．在EDA工具中，能完成在目标系统器件上布局布线软件称为（C）
A.仿真器
B.综合器
C.适配器
D.下载器
12．在执行MAX+PLUSⅡ的（d）命令，可以精确分析设计电路输入与输出波形间的延时量。
A.Createdefaultsymbol
B.Simulator
C.Compiler
D.Timing
Analyzer
13．VHDL常用的库是（A）
A.IEEE
B.STD
C.WORK
D.PACKAGE
14．下面既是并行语句又是串行语句的是（
C）
A.变量赋值
B.信号赋值
C.PROCESS语句
D.WHEN…ELSE语句
15．在VHDL中，用语句（D
）表示clock的下降沿。
A.clock’EVENT
B.clock’EVENT
AND
clock=’1’
C.clock=’0’
D.clock’EVENT
AND
clock=’0’
VHDL和FPGA:
超高速硬件描述语言
现场可编程门阵列
杭州电子科技大学2004年EDA技术与VHD学生考试卷答案
考试课程
EDA技术与VHDL
考试日期
2005年
月
日
成绩
参考答卷
课程号
教师号
任课教师姓名
考生姓名
学号（8位）
年级
专业
一、单项选择题：
（20分）
1．
IP核在EDA技术和开发中具有十分重要的地位；
提供用VHDL等硬件描述语言描述的功能块，但不涉及实现该功能块的具体电路的IP核为__________。
A
A.软IP
B.固IP
C.硬IP
D.都不是
2．
综合是EDA设计流程的关键步骤，在下面对综合的描述中，_________是错误的。
D
A.
综合就是把抽象设计层次中的一种表示转化成另一种表示的过程；
B.
综合就是将电路的高级语言转化成低级的，可与FPGA/CPLD的基本结构相映射的网表文件；
C.
为实现系统的速度、面积、性能的要求，需要对综合加以约束，称为综合约束；
D.
综合可理解为，将软件描述与给定的硬件结构用电路网表文件表示的映射过程，并且这种映射关系是唯一的（即综合结果是唯一的）。
3．
大规模可编程器件主要有FPGA、CPLD两类，下列对FPGA结构与工作原理的描述中，正确的是__C__。
FPGA是基于乘积项结构的可编程逻辑器件；
FPGA是全称为复杂可编程逻辑器件；
基于SRAM的FPGA器件，在每次上电后必须进行一次配置；
在Altera公司生产的器件中，MAX7000系列属FPGA结构。
4．
进程中的变量赋值语句，其变量更新是_________。
立即完成；
按顺序完成；
在进程的最后完成；
都不对。
5．
VHDL语言是一种结构化设计语言；
一个设计实体（电路模块）包括实体与结构体两部分，结构体描述___________。
器件外部特性；
器件的综合约束；
器件外部特性与内部功能；
器件的内部功能。
6．
不完整的IF语句，其综合结果可实现________。
A.时序逻辑电路
B.组合逻辑电路
C.双向电路
D.三态控制电路
7．
子系统设计优化，主要考虑提高资源利用率减少功耗（即面积优化），以及提高运行速度（即速度优化）；
指出下列哪些方法是面积优化_________。
B
①流水线设计
②资源共享
③逻辑优化
④串行化
⑤寄存器配平
⑥关键路径法
A.①③⑤
B.②③④
C.②⑤⑥
D.①④⑥
8．
下列标识符中，__________是不合法的标识符。
A.State0
B.9moon
C.Not_Ack_0
D.signall
9．
关于VHDL中的数字，请找出以下数字中最大的一个：
__________。
2#1111_1110#
8#276#
10#170#
16#E#E1
10．下列EDA软件中，哪一个不具有逻辑综合功能：
________。
Max+PlusII
ModelSim
QuartusII
Synplify
第1页
共5页
二、EDA名词解释，写出下列缩写的中文（或者英文）含义：
（10分）
1.
VHDL超高速集成电路硬件描述语言
2.
FPGA现场可编程门阵列
3.
RTL
寄存器传输级
4.
SOPC可编程片上系统
5.
EAB嵌入式阵列块
三、VHDL程序填空：
下面程序是参数可定制带计数使能异步复位计数器的VHDL描述，试补充完整。
--N-bitUpCounterwithLoad,CountEnable,and
--AsynchronousReset
libraryieee;
useIEEE.std_logic_1164.all;
useIEEE.std_logic_unsigned.all;
useIEEE.std_logic_arith.all;
entitycounter_nis
generic
（width:
integer:
=8）;
port（data:
instd_logic_vector（width-1downto0）;
load,en,clk,rst:
in
std_logic;
q:
outstd_logic_vector（width-1downto0））;
endcounter_n;
architecturebehaveofcounteris
signalcount:
std_logic_vector（width-1downto0）;
begin
process（clk,rst）
begin
ifrst='
1'
then
count<
=（others=>
‘0’）;
――清零
elsifclk’eventandclk=‘1’then
――边沿检测
ifload='
co
升级会员 