计算机组成原理习题答案第六章文档格式.docx
《计算机组成原理习题答案第六章文档格式.docx》由会员分享，可在线阅读，更多相关《计算机组成原理习题答案第六章文档格式.docx（75页珍藏版）》请在冰豆网上搜索。
４．SRAM记忆单元电路的工作原理是什么？
它和DRAM记忆单元电路相比有何异
同点？
SRAM记忆单元由６个MOS管组成，利用双稳态触发器来存储信息，可以对其进行读或写，只要电源不断电，信息将可保留。
DRAM记忆单元可以由４个和单个MOS管组成，利用栅极电容存储信息，需要定时刷新。
５．动态RAM为什么要刷新？
一般有几种刷新方式？
各有什么优缺点？
DRAM记忆单元是通过栅极电容上存储的电荷来暂存信息的，由于电容上的电荷会随着时间的推移被逐渐泄放掉，因此每隔一定的时间必须向栅极电容补充一次电荷，这个过程就叫做刷新。
常见的刷新方式有集中式、分散式和异步式３种。
集中方式的特点是读写操作时不受刷新工作的影响，系统的存取速度比较高；
但有死区，而且存储容量越大，死区就越长。
分散方式的特点是没有死区；
但它加长了系统的存取周期，降低了整机的速度，且刷新过于频繁，没有充分利用所允许的最大刷新间隔。
异步方式虽然也有死区，但比集中方式的死区小得多，而且减少了刷新次数，是比较实用的一种刷新方式。
６．一般存储芯片都设有片选端CS，它有什么用途？
片选线CS用来决定该芯片是否被选中。
CS＝０，芯片被选中；
CS＝１，芯片不选中。
７．DRAM芯片和SRAM芯片通常有何不同？
主要区别有：
①DRAM记忆单元是利用栅极电容存储信息；
SRAM记忆单元利用双稳态触发器来存储信息。
②DRAM集成度高，功耗小，但存取速度慢，一般用来组成大容量主存系统；
SRAM的存取速度快，但集成度低，功耗也较大，所以一般用来组成高速缓冲存储器和小容量主存系统。
③SRAM芯片需要有片选端CS，DRAM芯片可以不设CS，而用行选通信号RAS、列选通CAS兼作片选信号。
④SRAM芯片的地址线直接与容量相关，而DRAM芯片常采用了地址复用技术，以减少地址线的数量。
８．有哪几种只读存储器？
它们各自有何特点？
MROM：
可靠性高，集成度高，形成批量之后价格便宜，但用户对制造厂的依赖性过大，灵活性差。
PROM：
允许用户利用专门的设备（编程器）写入自己的程序，但一旦写入后，其内容将无法改变。
写入都是不可逆的，所以只能进行一次性写入。
EPROM：
不仅可以由用户利用编程器写入信息，而且可以对其内容进行多次改写。
EPROM又可分为两种：
紫外线擦除（UVEPROM）和电擦除（EEPROM）。
闪速存储器：
既可在不加电的情况下长期保存信息，又能在线进行快速擦除与重写，兼备了EEPROM和RAM的优点。
９．说明存取周期和存取时间的区别。
存取周期是指主存进行一次完整的读写操作所需的全部时间，即连续两次访问存储器操作之间所需要的最短时间。
存取时间是指从启动一次存储器操作到完成该操作所经历的时间。
存取周期一定大于存取时间。
１０．一个１K×
８的存储芯片需要多少根地址线、数据输入线和输出线？
需要１０根地址线，８根数据输入和输出线。
１１．某机字长为３２位，其存储容量是６４KB，按字编址的寻址范围是多少？
若主存以字节编址，试画出主存字地址和字节地址的分配情况。
某机字长为３２位，其存储容量是６４KB，按字编址的寻址范围是１６KW。
若主存以字节编址，每一个存储字包含４个单独编址的存储字节。
假设采用大端方案，即字地址等于最高有效字节地址，且字地址总是等于４的整数倍，正好用地址码的最末两位来区分同一个字中的４个字节。
１２．一个容量为１６K×
３２位的存储器，其地址线和数据线的总和是多少？
当选用下列不同规格的存储芯片时，各需要多少片？
１K×
４位，２K×
８位，４K×
４位，１６K×
１位，４K×
８位，８K×
８位。
地址线１４根，数据线３２根，共４６根。
若选用不同规格的存储芯片，则需要：
４位芯片１２８片，２K×
８位芯片３２片，４K×
４位芯片３２片，１６K×
１位芯片３２片，４K×
８位芯片１６片，８K×
８位芯片８片。
１３．现有１０２４×
１的存储芯片，若用它组成容量为１６K×
８的存储器。
试求：
（１）实现该存储器所需的芯片数量？
（２）若将这些芯片分装在若干块板上，每块板的容量为４K×
８，该存储器所需的地址线总位数是多少？
其中几位用于选板？
几位用于选片？
几位用作片内地址？
（１）需１０２４×
１的芯片１２８片。
（２）该存储器所需的地址线总位数是１４位，其中２位用于选板，２位用于选片，１０位
用作片内地址。
１４．已知某机字长８位，现采用半导体存储器作主存，其地址线为１６位，若使用１K×
４的SRAM芯片组成该机所允许的最大主存空间，并采用存储模板结构形式。
（１）若每块模板容量为４K×
８，共需多少块存储模板？
（２）画出一个模板内各芯片的连接逻辑图。
（１）根据题干可知存储器容量为２１６＝６４KB，故共需１６块存储模板。
１５．某半导体存储器容量１６K×
８，可选SRAM芯片的容量为４K×
４；
地址总线A１５～A０（低），双向数据总线D７～D０（低），由R／W线控制读／写。
请设计并画出该存储器的逻辑图，并注明地址分配、片选逻辑及片选信号的极性。
存储器的逻辑图与图５唱２０很相似，区别仅在于地址线的连接上，故省略。
地址分配如下：
A１５A１４A１３A１２A１１～A０
XX００———第一组
XX０１———第二组
XX１０———第三组
XX１１———第四组
假设采用部分译码方式，片选逻辑为：
CS０＝A１３?
A１２
CS１＝A１３?
CS２＝A１３?
CS３＝A１３?
１６．现有如下存储芯片：
２K×
１的ROM、４K×
１的RAM、８K×
１的ROM。
若用它们组成容量为１６KB的存储器，前４KB为ROM，后１２KB为RAM，CPU的地址总线１６位。
（１）各种存储芯片分别用多少片？
（２）正确选用译码器及门电路，并画出相应的逻辑结构图。
（３）指出有无地址重叠现象。
（１）需要用２K×
１的ROM芯片１６片，４K×
１的RAM芯片２４片。
不能使用８K×
１的ROM芯片，因为它大于ROM应有的空间。
（２）各存储芯片的地址分配如下：
相应的逻辑结构图如图５唱２１所示。
（３）有地址重叠现象。
因为地址线A１５、A１４没有参加译码。
１７．用容量为１６K×
１的DRAM芯片构成６４KB的存储器。
（１）画出该存储器的结构框图。
（２）设存储器的读／写周期均为０．５μs，CPU在１μs内至少要访存一次，试问采用哪种刷新方式比较合理？
相邻两行之间的刷新间隔是多少？
对全部存储单元刷新一遍所需的实际刷新时间是多少？
（１）存_______储器的结构框图如图５唱２２所示。
（２）因为要求CPU在１μs内至少要访存一次，所以不能使用集中刷新方式，分散和
异步刷新方式都可以使用，但异步刷新方式比较合理。
相邻两行之间的刷新间隔＝最大刷新间隔时间÷
行数＝２ms÷
１２８＝１５．６２５μs。
取１５．５μs，即进行读或写操作３１次之后刷新一行。
对全部存储单元刷新一遍所需的实际刷新时间＝０．５μs×
１２８＝６４μs
１８．有一个８位机，采用单总线结构，地址总线１６位（A１５～A０），数据总线８位（D７～D０），控制总线中与主存有关的信号有MREQ（低电平有效允许访存）和R／W（高电平为读命令，低电平为写命令）。
主存地址分配如下：
从０～８１９１为系统程序区，由ROM芯片组成；
从８１９２～３２７６７为用户程序区；
最后（最大地址）２K地址空间为系统程序工作区。
（上述地址均用十进制表示，按字节编址。
）现有如下存储芯片：
８K×
８的ROM，１６K×
１、２K×
８、４K×
８、８K×
８的SRAM。
请从上述规格中选用芯片设计该机主存储器，画出主存的连接框图，并请注意画出片选逻辑及与CPU的连接。
根据CPU的地址线、数据线，可确定整个主存空间为６４K×
８。
系统程序区由ROM芯片组成；
用户程序区和系统程序工作区均由RAM芯片组成。
共需：
８的ROM芯片１片，８K×
８的SRAM芯片３片，２K×
８的SRAM芯片１片。
主存地址分配如图５唱２３所示，主存的连接框图如图５唱２４所示。
A１５A１４A１３A１２ A１１ A１０～A０
０００———————————————８KBROM
００１———————————————８KBRAM
０１０———————————————８KBRAM
０１１———————————————８KBRAM
１１１１ １ ———２KBRAM
１９．某半导体存储器容量１５KB，其中固化区８KB，可选EPROM芯片为４K×
８；
可随机读_______／写区７KB，可选SRAM芯片有：
４K×
４、２K×
４、１K×
４。
地址总线A１５～A０（A０为最低位），双向数据总线D７～D０（D０为最低位），R／W控制读／写，MREQ为低电平时允许存储器工作信号。
请设计并画出该存储器逻辑图，注明地址分配、片选逻辑、片选信号极性等。
该存储器的地址分配如下：
８EPROM ００００H～０FFFH
８EPROM １０００H～１FFFH８KBROM
４RAM（２片） ２０００H～２FFFH
４RAM（２片） ３０００H～３７FFH
４RAM（２片） ３８００H～３BFFH
７KBRAM
A１２?
A１１
CS４＝A１３?
A１１?
A１０
２０．某机地址总线１６位A１５～A０（A０为最低位），访存
升级会员 