PCB常用阻抗设计及叠层文档格式.docx
《PCB常用阻抗设计及叠层文档格式.docx》由会员分享，可在线阅读，更多相关《PCB常用阻抗设计及叠层文档格式.docx（102页珍藏版）》请在冰豆网上搜索。
7628----4.5（全部为1GHz状态下）
2116----4.2
1080----3.8
H（介质层厚度）该因素对阻抗控制的影响最大,如对阻抗的精确度要求很高,则该部分的设计应力求精准,FR-4的H的组成是由各种半固化片组合而成的（包括内层芯板）,常用的半固化片为:
1080厚度0.075MM､
3313厚度0.09MM､
2116厚度0.115MM､
2116H厚度0.12MM､
7628厚度0.175MM､
7628H厚度0.18MM｡
在多层PCB中H一般有两类:
A､内层芯板中H的厚度:
虽然材料供应商所提供的板材中H的厚度也是由以上几种半固化片组合而成,但其在组合的过程中必然会考虑材料的特性,而绝非无条件的任意组合,因此板材的厚度就有了一定的约束,形成了一个相应的板料清单,同时H也有了一定的限制｡
如0.18mm1/1OZ的芯板为:
2116
如0.5mm1/1OZ的芯板为:
7628*2+1080
……
B､多层板中压合部分的H的厚度:
其方法基本上与A相同但需注意层压中由于填胶的损失｡举例:
如GROUND~GROUND或POWER~POWER之间用半固化片进行填充,因GROUND､POWER在制作内层的过程中铜箔被蚀刻掉的部分很少,则半固化片中树脂对该区的填充会很少,则半固化片的厚度损失会很少｡反之如SIGNAL~SIGNAL之间用半固化片进行填充SIGNAL在制作内层的过程中铜箔被蚀刻掉的部分较多,则半固化片的厚度损失会很大｡因此理论上的计算厚度与实际操作过程所形成的实际厚度会有差异｡故建议设计时对该因素应予以充分的考虑｡同时我们在市场部资料审核的岗位也有专人对此通过工具进行计算和校正｡
W（设计线宽）该因素一般情况下是由客户决定的｡但在设计时应充分考虑线宽对该阻抗值的匹配,即为达到该阻抗值在一定的介质厚度H､介电常数Er和使用频率等条件下线宽的使用是有一定的限制的,并且还需考虑厂商可制造性｡
当然阻抗控制不仅仅是上述这些因素,上面所提的只是比较而言影响度较大的几个因素,也只是局限于从PCB的制造厂商的角度来看待该问题的｡
以下是我们公司在PCB实际生产加工过程中,总结出来的一些PCB板的结构示例。
12层以上板于结构比较复杂,因此在实际生产加工过程中再根据具体的要求做具体的分析｡
第一章阻抗计算工具及常用计算模型
1.0阻抗计算工具
pcb业界最常用的阻抗计算工具是Polar公司提供的Si8000FieldSolver,Si8000是全新的边界元素法场效解计算器,建立在我们熟悉的早期Polar阻抗设计系统易于使用的用户界面之上｡此软件包含各种阻抗模块,通过选择特定计算模块,输入线宽,间距,介质厚度,铜厚,Er值等相关数据,就可以模拟算出阻抗结果｡它具有以下两大优点。
模型齐全，涵盖了目前所能遇到的所有类型的阻抗
分析功能十分强大，除了能进行阻抗测算外，还可以反推参数，并确定公差范围。
1.1阻抗计算模型
1.11.外层单端阻抗计算模型
适用范围：
外层线路印阻焊后的单端阻抗计算：
H1:
介质厚度
Er1:
介电常数
W1:
阻抗线底部宽度
W2:
阻抗线顶部宽度
T1:
成品铜厚
C1:
基材的阻焊厚度
C2:
铜皮或走线上的阻焊厚度
CEr:
阻焊的介电常数
1.12.外层差分阻抗计算模型
外层线路印阻焊后的差分阻抗计算：
介质厚度
介电常数
S1:
阻抗线间距
C3:
基材上面的阻焊厚度
1.13.外层单端阻抗共面计算模型
D1:
阻抗线到周围铜皮的距离
基材的绿油厚度
铜皮或走线上的绿油厚度
绿油的介电常数
外层线路印阻焊后的单端共面阻抗计算：
1.14.外层差分阻抗共面计算模型
外层线路印阻焊后的差分共面阻抗计算：
阻抗线到两边铜皮的距离
基材上面的绿油厚度
1.15.内层单端阻抗计算模型
内层线路单端阻抗计算：
H2:
Er2:
1.16.内层差分阻抗计算模型
内层线路差分阻抗计算：
1.17.内层单端阻抗共面计算模型
内层单端共面阻抗计算：
H1：
Er1：
H1对应介质层介电常数
H2：
Er2：
H2对应介质层介电常数
阻抗线底部宽度
阻抗线顶部宽度
D1：
T1：
线路铜厚
1.18.内层差分阻抗共面计算模型
内层差分共面阻抗计算：
1.19.嵌入式单端阻抗计算模型
适用范围:
与外层相邻的第二个线路层阻抗计算，例如一个6层板,L1、L2,L5、L6层均为线路层,L3L4为GND或VCC层,则L2L5层的阻抗用此方式计算.
1.20.嵌入式单端阻抗共面计算模型
内层单端共面阻抗，参考层为同一层面的GND/VCC（阻抗线被周围GND/VCC包围，周围GND/VCC即为参考层面）。
而与其邻近层为线路层，非GND/VCC。
1.21.嵌入式差分阻抗计算模型
内层差分共面阻抗,参考层为同一层面的GND/VCC及与其邻近GND/VCC层。
（阻抗线被周围GND/VCC包围，周围GND/VCC即为参考层面）。
S1：
差分阻抗线间距
1.22.嵌入式差分阻抗共面计算模型
（阻抗线被周围GND/VCC包围，周围GND/VCC即为参考层面）。
第二章双面板设计
2.0双面板常见阻抗设计与叠层结构
2.1.50100||0.5mm
叠层结构
我司已生产的档案号记录
L12.35mil
Core13mil
L22.35mil
D32439D24595
阻抗类型
层次
线宽mil
间距mil
共面距离
阻抗值
计算模型
单端
L1,L2
18.5
/
10
50
1.13
23.5
1.11
差分
9.7
6.3
100
1.12
2.2.50||100||0.6mm
Core16.9mil
D44747D44389
阻抗模型
30
19
7
9
5.5
2.3.50||100||0.8mm
L11.65mil
Core26.18mil
L21.65mil
D44112D43231
49
41
14
6
5
升级会员 