VHDL数字系统设计PPT格式课件下载.ppt

VHDL数字系统设计PPT格式课件下载.ppt

《VHDL数字系统设计PPT格式课件下载.ppt》由会员分享，可在线阅读，更多相关《VHDL数字系统设计PPT格式课件下载.ppt（93页珍藏版）》请在冰豆网上搜索。

按工艺区分IIL电路54/74系列54H/74H系列54LS/74LS系列54AS/74AS系列54ALS/74ALS系列CMOS电路NMOS电路PMOS电路ECL电路HTL电路TTL电路54HC/74HC系列54HTC/74HTC系列4000系列Bi-CMOS型MOS型双极型5数字系统设计在上述工艺中：

在上述工艺中：

n双双极极型型工工艺艺复复杂杂，功功耗耗大大，集集成成度度低低，生产成本高，速度快。

生产成本高，速度快。

nMOS工工艺艺简简单单，功功耗耗小小，集集成成度度高高，生产成本低，但速度慢生产成本低，但速度慢。

结合双极结合双极-MOS两种工艺的特点：

两种工艺的特点：

nBiMOS除除输输出出级级之之外外均均采采用用MOS工工艺艺，而而输输出出级级采采用用双双极极型型工工艺艺。

集集成成度度比比较较高高，功功耗耗比比较低，抗干扰能力强，输出驱动能力强，速度快较低，抗干扰能力强，输出驱动能力强，速度快。

6数字系统设计2.按生产目的划分：

按生产目的划分：

（1）通用集成电路）通用集成电路：

是是以以供供应应市市场场为为目目的的的的。

例例如如，中中小小规规模模标标准准逻逻辑辑电电路路（74系系列列、4000系系列列）、微微处处理理器器、存存储储器器、外外围电路芯片等。

围电路芯片等。

7数字系统设计8数字系统设计

（2）专用集成电路）专用集成电路（ASIC）application-specificintegratedcircuit：

ASIC（ApplicationASIC（ApplicationSpecificIntegratedSpecificIntegratedCircuitsCircuits，专用集成电路专用集成电路）是相对于通用集成电路而是相对于通用集成电路而言的，言的，ASICASIC主要指用于某主要指用于某一专门用途的集成电路器一专门用途的集成电路器件。

件。

ASICASIC分类大致可分为分类大致可分为数字数字ASICASIC、模拟模拟ASICASIC和数和数模混合模混合ASICASIC。

9数字系统设计3.按制造方法划分：

按制造方法划分：

按版图结构及制造方法分，有半定制按版图结构及制造方法分，有半定制（Semi-custom）（Semi-custom）和全和全定制定制（Full-custom）（Full-custom）两种实现方法。

两种实现方法。

全定制方法全定制方法是一种基是一种基于晶体管级的，手工设于晶体管级的，手工设计版图的制造方法。

计版图的制造方法。

半定制法半定制法是一是一种约束性设计方种约束性设计方式，约束的目的式，约束的目的是简化设计，缩是简化设计，缩短设计周期，降短设计周期，降低设计成本，提低设计成本，提高设计正确率。

高设计正确率。

ASIC设计方法设计方法全定制法全定制法半定制法半定制法门阵列法门阵列法标准单元法标准单元法可编程逻辑器件法可编程逻辑器件法10数字系统设计标准单元法布线通道标准单元压焊块和I/O11数字系统设计可编程逻辑器件（可编程逻辑器件（PLD）法）法：

在在固固定定硬硬件件电电路路的的基基础础上上，人人为为地地改改变变电电路路的逻辑功能。

的逻辑功能。

这这种种方方式式对对厂厂家家而而言言是是通通用用集集成成电电路路，可可以以批批量量生生产产以以降降低低成成本本；

而而对对用用户户而而言言，可可以以按按不不同同的的设设计计对对芯芯片片进进行行不不同同的的“编编程程”使使之之成成为为专专用用集集成成电电路路。

PLD具具有有集集成成度度高高、工工作作速速度度快快、设设计计周周期期短短、成成本本低低和和保保密密性性强强等等优优点点，而而且且大大多多数数PLD还还可可以以重重复复编编程程，因因此此PLD的的出出现现，改改变变了了数数字字系系统统的的传传统统设设计计方方法法，成成为为实实现现新新型型数数字系统的理想器件。

字系统的理想器件。

12数字系统设计1.2可编程逻辑器件简介可编程逻辑器件简介PLD（ProgrammableLogicDevice）是实现数）是实现数字系统的理想器件。

在采用字系统的理想器件。

在采用PLD器件设计逻辑电路时，器件设计逻辑电路时，设计者需要利用设计者需要利用PLD器件开发软、硬件平台。

器件开发软、硬件平台。

PLD器器件开发软件是根据设计要求，可进行逻辑电路件开发软件是根据设计要求，可进行逻辑电路设计输入、设计输入、编译、逻辑划分、优化和模拟编译、逻辑划分、优化和模拟，得到一个满足设计要求，得到一个满足设计要求的的PLD编程数据。

所设计的编程数据。

所设计的PLD器件逻辑功能可以进行器件逻辑功能可以进行模拟运行，确定无误后一般要将模拟运行，确定无误后一般要将PLD编程数据下载到编编程数据下载到编程器，由编程器可将该编程数据写入程器，由编程器可将该编程数据写入PLD中。

中。

13数字系统设计1.2.1PLD的分类的分类PLD有有多多种种分分类类方方法法，下下面面介介绍绍几种常见的分类方法。

几种常见的分类方法。

14数字系统设计1.按不同的结构划分按不同的结构划分：

（1）PLD：

乘乘积积项项结结构构器器件件，其其基基本本结结构构为为与与-或阵列。

或阵列。

输入缓冲电路与阵列或阵列输出缓冲电路输入输出

（2）FPGA：

由简单查找表构成的可编程：

由简单查找表构成的可编程门阵列门阵列15数字系统设计2.按不同的制造工艺划分：

按不同的制造工艺划分：

熔丝熔丝（Fuse）/反熔丝反熔丝（Anti-fuse）工艺工艺UVCMOS工艺工艺悬浮栅悬浮栅工艺工艺EECMOS工艺工艺FlashCMOS工艺工艺SRAMCMOS工艺工艺16数字系统设计3.按不同的集成度划分：

按不同的集成度划分：

17数字系统设计PLD的发展，是一个从低密度到高密度、从简单到的发展，是一个从低密度到高密度、从简单到复杂的过程：

复杂的过程：

熔丝编程的熔丝编程的PROM和和PLA器件器件AMD公公司推出司推出PAL器件器件GAL器件器件FPGA器器件件EPLD器器件件CPLD器器件件内嵌复杂内嵌复杂功能模块功能模块的的SoPC20世纪世纪70年代年代20世纪世纪70年代末年代末20世纪世纪80年代初年代初20世纪世纪80年代中期年代中期20世纪世纪80年代末年代末进入进入20世纪世纪90年代后年代后18数字系统设计电路符号表示电路符号表示常用逻辑门符号与现有国标符号的对照常用逻辑门符号与现有国标符号的对照19数字系统设计电路符号表示电路符号表示图图aPLD的互补缓冲器的互补缓冲器图图bPLD的互补输入的互补输入图图cPLD中与阵列表示中与阵列表示图图dPLD中或阵列的表示中或阵列的表示图图e阵列线连接表示阵列线连接表示20数字系统设计简单PLD原理nPROM表达的PLD图阵列21数字系统设计简单PLD原理用PROM完成半加器逻辑阵列22数字系统设计简单PLD原理PLA逻辑阵列示意图23数字系统设计简单PLD原理PALPAL结构结构PAL的常用表示的常用表示24数字系统设计GALGALGALGAL在在“与与-或或”阵列结构上沿用了阵列结构上沿用了PALPAL的与阵的与阵列可编程、或阵列固定的结构，但对列可编程、或阵列固定的结构，但对PALPAL的输出的输出I/OI/O结构进行了较大的改进，在结构进行了较大的改进，在GALGAL的输出部分增的输出部分增加了输出逻辑宏单元加了输出逻辑宏单元OLMC。

简单PLD原理25数字系统设计逻辑宏单元输入/输出口输入口时钟信号输入三态控制可编程与阵列固定或阵列GAL16V826数字系统设计输出逻辑宏单元输出逻辑宏单元OLMC27数字系统设计CPLD结构与工作原理结构与工作原理ComplexProgrammableLogicDevice28数字系统设计CPLD这种这种PLD由三种基本单元组成：

由三种基本单元组成：

逻辑阵列块逻辑阵列块（LAB）、）、可编程连线可编程连线（PIA）和）和I/O控制块控制块。

LAB包含多个宏单元，宏单元包含多个宏单元，宏单元是是PLD的基本结构，的基本结构，由它来实现基本的逻辑功能。

由它来实现基本的逻辑功能。

可编程连线可编程连线负责信号传递，连接所有的宏单元。

负责信号传递，连接所有的宏单元。

I/O控制块控制块负责输入输出的电气特性控制，比如可负责输入输出的电气特性控制，比如可以设定集电极开路输出、三态输出等。

以设定集电极开路输出、三态输出等。

29数字系统设计LABLABLABLABLABLABLABLABLABLABLABLABLABLABLABLABPIAIOBMAX7128S的结构30数字系统设计CPLD内部结构内部结构I/O单元单元逻辑阵列模块逻辑阵列模块可编程连线可编程连线CPLD31数字系统设计宏单元宏单元PRNCLRNENA全局清零共享逻辑扩展项清零时钟清零选择寄存器旁路并行扩展项通往PIA乘积项选择矩阵来自I/O引脚全局时钟QDEN来自来自PIA的的36个信号个信号快速输入选择快速输入选择232数字系统设计宏单元的具体结构宏单元的具体结构n图左侧是乘积项阵列，实际就是一个与或阵列，图左侧是乘积项阵列，实际就是一个与或阵列，每一个交叉点都是一个可编程熔丝，如果导通每一个交叉点都是一个可编程熔丝，如果导通就是实现就是实现“与与”逻辑。

后面的乘积项选择矩阵逻辑。

后面的乘积项选择矩阵是一个是一个“或或”阵列。

两者一起完成组合逻辑。

阵列。

33数字系统设计宏单元的具体结构宏单元的具体结构n图右侧是一个可编程图右侧是一个可编程D触发器，它的时钟，清触发器，它的时钟，清零输入都可以编程选择，可以使用专用的全局零输入都可以编程选择，可以使用专用的全局清零和全局时钟，也可以使用内部逻辑（乘积清零和全局时钟，也可以使用内部逻辑（乘积项阵列）产生的时钟和清零。

如果不需要触发项阵列）产生的时钟和清零。

如果不需要触发器，也可以将此触发器旁路，信号直接输给器，也可以将此触发器旁路，信号直接输给PIA或输出到或输出到I/O脚。

脚。

34数字系统设计n我们以这个电路为例：

我们以这个电路为例：

35数字系统设计乘积项结构CPLD的逻辑实现原理n假设组合逻辑的输出假设组合逻辑的输出（AND3的输出的输出）为为f，则，则f=（A+B）*C*（!

D）=A*C*!

D+B*C*!

D（我们我们以以!

D表示表示D的的“非非”）nCPLD将以下面的方式来实现组合逻辑将以下面的方式来实现组合逻辑f:

36数字系统设计乘积项结构CPLD的逻辑实现原理nA,B,C,D由由CPLD芯片的管脚输入后进入可编芯片的管脚输入后进入可编程连线阵列（程连线阵列（PIA），在内部会产生，在内部会产生A,A反反,B,B反反,C,C反反,D,D反反8个输出。

个输出。

n图中每一个叉表示相连（可编程熔丝导通），图中每一个叉表示相连（可编程熔丝导通），所以得到：

所以得到：

f=f1+f2=（A*C*!

D）+（B*C*!

D）。

这样组合逻辑就实现了。

n电路中电路中D触发器的实现比较简单，