整理节日彩灯设计Word文档下载推荐.docx
《整理节日彩灯设计Word文档下载推荐.docx》由会员分享,可在线阅读,更多相关《整理节日彩灯设计Word文档下载推荐.docx(19页珍藏版)》请在冰豆网上搜索。
![整理节日彩灯设计Word文档下载推荐.docx](https://file1.bdocx.com/fileroot1/2022-10/29/a87e3e7c-cfa8-46f7-b45f-f2c3ce73b7b7/a87e3e7c-cfa8-46f7-b45f-f2c3ce73b7b71.gif)
为了适应不同的应用环境,8086CPU有两种工作方式:
最大方式(MX)和最小方式(MN),这由引脚33(MN/MX)加以控制。
最小方式适用于单微处理器组成的小系统,在这种系统中,所有的总线控制信号都直接由8086/8088产生;
最大方式适用于多微处理器组成的大系统,它包含两个或多个微处理器,其中一个就是8086,称为主处理器,其他的处理器则称为协处理器,其具体引脚功能见表2.1。
表2.18086CUP引脚功能说明
引脚名称
功能
AD0~AD15
分时复用的双向、
三态地址/数据线
BHE/S7
三态输出
高8位数据有效/状态复用
AD19/S6~AD16/S3
分时复用,输出引脚
INTR
输入,可屏蔽请求
NMI
输入,非可屏蔽请求
GND
地线(两个)
CLK
输入,时钟
READY
准备就绪,输入
REST
输入,复位
INTA(QS1)
输出,中断响应
TEST
输入,测试低电平有效
DEN(S0)
三态输出,数据允许信号
ALE(QS0)
输出,地址锁存允许
WR(LOCK)
三态输出,写
DT/R(S1)
三态输出,数据发送/接收控制信号
MN/MX
决定工作模式
M/IO(S2)
三态输出,存储器/IO端口
HOLD(RQ0/GT
输入总线请求
HLDA(RQ1/GT1)
总线请求响应,输出
RD
三态输出,读
8086CPU的40条引脚如图2.1。
3.8086系统的内部结构
Intel8086/8088CPU是Intel公司推出的高性能的微处理器,具体如下主要特性:
(1)8086CPU数据总线为16位,8088CUP数据总线为8位。
(2)地址总线都是20位,低16位用于数据总线复用,可直接寻址为1MB的存储空间。
(3)有16位的端口地址,可以寻址64KB的I/O端口。
(4)有99条基本指令,指令功能强大
(5)有9种基本寻址方式。
(6)可以处理内部和外部中断,外部中断源多达256个。
(7)兼容性好,与80*86,8085在源程序一级兼容。
(8)8086/8088标准主频为5MHz,8086/8088-2主频为8MH。
(9)支持单处理器或多处理器系统工作。
实验中是以Intel386EX微处理器为核心,来模拟8086处理器来进行系统的测试工作
8086系统具体内部结构如图2.2所示。
图2.2CPU8086内部结构图
4.8086CPU寄存器结构
8086CPU中有14个16位的寄存器,其中有4个16位的通用寄存器,2个16位指针寄存器,2个16位变址寄存器,1个16位指令指针及1个16位标志寄存器(仅用9位)。
1)通用寄存器:
通用寄存器包括累加器AX,基址寄存器BX,计数寄存器CX,数据寄存器DX四个寄存器,位于CPU的EU中,每个数据寄存器可存放16位操作数,也可拆成两个8位寄存器,用来存放8位操作数。
表2.2通用寄存器的特殊用途和隐含属性
寄存器名称
特殊用途及隐含性质
AX
在输入输出指令中作数据寄存器,不能隐含
在乘法指令中存放被乘数或乘积,在除法指令中存放被除数或商,能隐藏
AH
在LAHF指令中,作目标寄存器,能隐藏
AL
在输入/输出指令中作数据寄存器,不能隐藏
在十进制运算指令中作累加器,能隐含
在XLAT指令中作累加器,能隐含
BX
在间接寻址中作基址寄存器,不能隐含
在XLAT指令中作基址寄存器,能隐含
CX
在串操作指令和LOOP指令中做计数器,能隐含
CL
在移位/循环移位指令中作移位次数计数器,不能隐含
DX
在字乘法/除法指令中存放乘积高位或被除数高位或余数,能隐含
在间接寻址的输入/输出指令中作地址寄存器,不能隐含
2)指针和变址寄存器
指针和变址寄存器包括:
堆栈指针SP、基址指针BP、源变址寄存器SI、和目的变址寄存器DI四个16位寄存器,可以来存放数据和地址。
表2.3指针和变址寄存器的特殊用途和隐含性质
SI
在字符串运算指令中作源变址寄存器,能隐含
在间接寻址中作变址寄存器,不能隐含
DI
在字符串运算指令中作目标变址寄存器,能隐含
BP
在间接寻址中基址指针,不能隐含
SP
在堆栈操作中作堆栈指针,能隐含
3)段寄存器
段寄存器包括:
代码段寄存器CS,用于存放当前代码段的段地址;
数据段寄存器DS,用于存放当前数据段的段地址;
附加段寄存器ES,用于存放当前附加段的地址;
堆栈段寄存器SS,用于存放当前堆栈段的段地址。
这些段寄存器彼此不能互换,每个段寄存器在8086存储寻址空间中规定了64KB的存储快。
该64KB存储快叫做段寄存器的当前段。
4)专用寄存器
包括指令指针寄存器(IP)和标志寄存器(FR)。
指令指针寄存器(IP):
用来存放要取的下一条指令在当前代码段中的偏移地址,程序不能直接访问IP,在程序运行过程中,BIU可修改IP中内容。
指令指针寄存器每执行一次取操作,将自动加1,使它指向下一条要取的内存单元。
标志寄存器(FR):
尽定义了9位,其中6位用作状态标志,3位用作控制标志。
150
OF
DF
IF
TF
SF
ZF
AF
PF
CF
5)状态标志位
进位标志CF:
当前加法运算有进位,减法运算有借位时,CF=1,否则CF=0。
辅助进位标志AF:
在字节操作时,低4位向高4位有进位(加法)或有借位(减法);
在字操作时,低字节向高字节有进位(加法)或有借位(减法)时,则,AF=1,否则AF=0。
奇偶校验标志PF:
当运算结果低8位“1”的个数为偶数时,PF=1,否则PF=0。
零标志ZF:
当运算结果为0时,ZF=1,否则ZF=0。
溢出标志OF:
在有符号数的算术运算时,当运算结果有溢出时,OF=1,否则0F=0。
符号标志SF:
在有符号数的算术运算时,当运算结果为负时,SF=1,否则SF=0。
6)控制标志位
方向标志DF:
当DF=0时,在串操作指令中,进行自动增址操作;
当DF=1时,在串操作指令中,进行自动减址操作。
中断允许标志IF:
当IF=0时,禁止响应可屏蔽中断;
当IF=1时,允许响应可屏蔽中断。
单步陷阱标志TF:
当TF=1时,表示进入单步工作方式;
当TF=0时,表示正常执行。
2.1.28255芯片简介
一.8255芯片概述
在计算机系统中,CPU和外部设备要进行数据的传输,必须采用接口电路来实现,8255并行接口就是利用并行传输方式,所谓并行传输方式就是同时在多根传输线上,数据以字节或字为单位进行传送,在并行传送方式下,外设必须通过并行接口与系统总线相连接。
在并行接口中,通常采用可编程并行接口芯片与主机相连接。
Intel8255A就是应用最广泛的典型可编程并行接口芯片之一
2.1.28255芯片的引脚功能如图2.3所示
1、与外部设备端相连的引脚
1)PA0~PA7:
端口A输入输出线,一个8位的数据输出锁存器/缓冲器,一个8位的数据输入锁存器。
2)PB0~PB7:
端口B输入输出线,一个8位的I/O锁存器,一个8位的输入输出缓冲器。
3)PC0~PC7:
端口C输入输出线,一个8位的数据输出锁存器/缓冲器,一个8位的数据输入缓冲器。
端口C可以通过工作方式设定而分成2个4位的端口,每个4位的端口包含一个4位的锁存器,分别与端口A和端口B配合使用,可作为控制信号输出或状态信号输入端口。
2、与CPU相连的引脚
1)RESET:
复位输入线,当该输入端外于高电平时,所有内部寄存器(包括控制寄存器)均被清除,所有I/O口均被置成输入方式。
2)D0~D7:
三态双向数据总线,8255与CPU数据传送的通道,当CPU执行输入输出指令时,通过它实现8位数据的读/写操作,控制字和状态信息也通过数据总线传送。
3):
片选信号线,当这个输入引脚为低电平时,表示芯片被选中,允许8255与CPU进行通讯。
4):
读信号线,当这个输入引脚为低电平时,允许8255通过数据总线向CPU发送数据或状态信息,即CPU从8255读取信息或数据。
5):
写入信号,当这个输入引脚为低电平时,允许CPU将数据或控制字写8255。
如图2.48255芯片的内部结构
1)数据接口
8255A3个8位数据接口,即接口A,接口B和接口C
A端口:
包含一个8位数据输出锁存器和缓冲器,一个8位数据输入锁存器。
B端口:
包含一个8位数据输入/输出锁存器和缓冲器,一个8位数据输入缓冲器。
C端口:
包含一个8位数据输出锁存器和缓冲器,一个8位数据输入缓冲器(输入没有锁存器)。
2)A组控制和B组控制
这是两组根据CPU输出的控制字控制8255工作方式的电路,它们对于CPU而言,共用一个端口地址相同的控制字寄存器,接收CPU输出的一字节方式控制字或对C口按位复位字命令。
方式控制字的高5位决定A组的工作方式,低3位决定B组的工作方式。
对C口按位复位命令字可对C口的每一位实现置位或复位。
A组控制电路控制A口和C口上半部,B组控制电路控制B口和C口下半部。
3)读写控制逻辑电路
用来控制把CPU输出的控制字或数据送至相应端口,也由它来控制把状态信息或输入数据通过相应的端口送到CPU。
4)数据总线缓冲器
这是一个双向三态的8位数据缓冲器,它是8255与微机系统数据总线的接口。
输入输出的数据、CPU输出的控制字以及CPU输入的状态信息都是通过这个缓冲器传送的。
2.58255芯片的控制字
2.2硬线连接
2.2.1实际接线图
第三章程序设计
;
=========================================================
文件名:
节日彩灯设计.ASM
功能描述:
从两边向中间点亮或从中间向两边点亮,依次循环不止,彩灯的亮灭滚动
至少有四组动态变化。
亮灭时间为0.25S。
用一个开关控制彩灯的工作