EDA实验指导书09Word文档下载推荐.docx
《EDA实验指导书09Word文档下载推荐.docx》由会员分享，可在线阅读，更多相关《EDA实验指导书09Word文档下载推荐.docx（36页珍藏版）》请在冰豆网上搜索。
实验五ADC0809采样控制电路20
实验六波形发生器23
附录一实验电路结构图26
图3-1电路结构图NO.026
图3-2电路结构图NO.126
图3-3电路结构图NO.227
图3-4电路结构图NO.327
图3-5电路结构图NO.428
图3-6电路结构图NO.728
图3-7电路结构图NO.829
图3-8电路结构图NO.929
图3-9电路结构图NO.530
图3-10电路结构图NO.631
图3-118位数码管扫描式显示电路（输入信号高电平有效）31
图3-12液晶与单片机以及FPGA的I/O口的连接32
图3-13GW_ADDA板插座引脚32
图3-14目标芯片万能适配座CON1/233
图3-15编程下载接口33
附录二超高速A/D、D/A板GW_ADDA说明34
图3-16GWAC6/12板AD_DA板接口原理图34
附录三步进电机和直流电机使用说明35
图3-17电机引脚连接原理图35
附录四SOPC适配板使用说明35
附录五结构图信号与芯片引脚对照表36
第一章GW48EDA/SOPC系统使用说明
第一节GW48教学实验系统原理与使用介绍
一、GW48系统使用注意事项
a：
闲置不用GW48系统时，必须关闭电源！
！
b：
在实验中，当选中某种模式后，要按一下右侧的复位键，系统的监控模块复位，以使系统进入该结构模式工作，但对FPGA没有影响。
c：
换目标芯片时要特别注意，不要插反或插错，也不要带电插拔，确信插对后才能开电源。
二、GW48系统主板结构与使用方法
该系统的实验电路结构是可控的。
即可通过控制接口键，使之改变连接方式以适应不同的实验需要。
因而，从物理结构上看，实验板的电路结构是固定的，但其内部的信息流在主控器的控制下，电路结构将发生变化---重配置。
这种“多任务重配置”设计方案的目的有3个：
1、适应更多的实验与开发项目；
2、适应更多的PLD公司的器件；
3、适应更多的不同封装的FPGA和CPLD器件。
系统板面主要部件及其使用方法说明如下。
以下是对GW48系统主板功能块的注释。
（1）模式选择键：
按动该键能使实验板产生12种不同的实验电路结构。
这些结构如第二节的13张实验电路结构图所示。
例如选择了NO.3图，须按动系统板上此键，直至数码管“模式指示”数码管显示“3”，于是系统即进入了NO.3图所示的实验电路结构。
（2）适配板：
这是一块插于主系统板上的目标芯片适配座，对于不同的目标芯片可配不同的适配座。
附录五已列出多种芯片对系统板引脚的对应关系供实验时查用。
（3）ByteBlasterMV编程配置口：
如果要进行独立电子系统开发、应用系统开发、电子设计竞赛等开发实践活动，首先应该将系统板上的目标芯片适配座拔下（对于Cyclone器件不用拔），用配置的10芯编程线将“ByteBlasterMV”口和独立系统上适配板上的10芯口相接，进行在系统编程（如GWDVP-B板）。
“ByteBlasterMV”口能对不同公司，不同封装的CPLD/FPGA进行编程下载，也能对isp单片机89S51等进行编程。
（4）ByteBlasterII编程配置口：
该口主要用于对Cyclone系列AS模式专用配置器件EPCS4和EPCS1等编程。
（5）混合工作电压源：
系统不必通过切换即可为CPLD/FPGA目标器件提供5V、3.3V、2.5V、1.8V和1.5V工作电源。
见图3-14。
（6）JP5编程模式选择跳线：
（仅GW48-PK2型含此）。
如果要对Cyclone的配置芯片进行编程，应该将跳线接于“ByBtII”端，在将标有“ByteBlasterII”编程配置口同适配板上EPCS4/1的AS模式下载口用10芯线连接起来，通过QuartusII进行编程。
当短路“Others”端时，可对其它所有器件编程。
图3-15。
（7）JP6/JVCC/VS2编程电压选择跳线：
跳线JVCC（GW48—PK2型标为“JP6”）是对编程下载口的选择跳线。
对5V器件，如10K10、10K20、7128S、1032、95108、89S51单片机等，必须选“5.0V”。
而对低于或等于3.3V的低压器件，如1K30、1K100、10K30E、20K300、Cyclone、7128B等一律选择“3.3V”一端。
（8）并行下载口：
此接口通过下载线与微机的打印机口相连。
来自PC机的下载控制信号和CPLD/FPGA的目标码将通过此口，完成对目标芯片的编程下载。
计算机的并行口通信模式最好设置成“EPP”模式。
（9）键1~键8：
为实验信号控制键，此8个键受“多任务重配置”电路控制，它在每一张电路图中的功能及其与主系统的连接方式随模式选择键的选定的模式而变，使用中需参照第三节中的电路图。
（10）键9~键14：
（GW48—PK2型含此键）此6个键不受“多任务重配置”电路控制，由于键信号速度慢，所以其键信号输入口是全开放的，各端口定义在插座“JP8”处，可通过手动节插线的方式来实用，键输出默认高电平。
注意，键1至键8是由“多任务重配置”电路结构控制的，所以键的输出信号没有抖动问题。
但设计者如果希望完成键的消抖动电路设计，必须使用键9至键14来实现。
（11）数码管1~8/发光管D1~D16：
受“多任务重配置”电路控制，它们的连线形式也需参照第三节的电路图。
（12）时钟频率选择：
CLOCK0、CLOCK2、CLOCK5、CLOCK9位于主系统的右小侧，通过短路帽的不同接插方式，使目标芯片获得不同的时钟频率信号。
CLOCK0：
信号频率范围0.5Hz–50MHz，适合于目标芯片对信号频率或周期测量等设计项目的信号输入端。
需要特别注意的是：
每一组频率源及其对应时钟输入端，分别只能插一个短路帽。
也就是说最多只能提供4个时钟频率输入FPGA。
（13）扬声器：
与目标芯片的“SPEAKER”端相接，通过此口可以进行奏乐或了解信号的频率，它与目标器件的具体引脚号，应该查阅附录五。
（14）PS/2接口：
通过此接口，可以将PC机的键盘和/或鼠标与GW48系统的目标芯片相连，从而完成PS/2通信与控制方面的接口实验，GW48-GK/PK2含另一PS/2接口，引脚连接情况参见实验电路结构NO.5。
（15）VGA视频接口：
通过它可完成目标芯片对VGA显示器的控制。
参见实验电路结构NO.5。
（16）单片机接口器件：
它与目标板的连接方式也已标于主系统板上。
注1：
对于GW48-PK2系统，实验板右侧有一开关，若向“TO_FPGA”拨，将RS232通信口直接与FPGA相接；
若向“TO_MCU”拨，则与89S51单片机的P30和P31端口相接。
平时此开关应该向“TO_MCU”拨，这样可不影响FPGA的工作!
注2：
GW48-EK系统上的用户单片机89C51的各引脚是独立的（时钟已接12MHz），没有和其他任何电路相连，实验时必须使用连接线连接。
（17）RS-232串行通讯接口：
此接口电路是为FPGA与PC通讯和SOPC调试准备的。
或使PC机、单片机、FPGA/CPLD三者实现双向通信。
对于GW48-EK系统，其通信端口是与中间的双排插座上的TX30、RX31相连的。
（18）D/A转换：
利用此电路模块（实验板左下侧），可以完成FPGA/CPLD目标芯片与D/A转换器的接口实验或相应的开发。
D/A的模拟信号的输出接口是“AOUT”，示波器可挂接左下角的两个连接端。
当使能拨码开关8：
“滤波1”时，D/A的模拟输出将获得不同程度的滤波效果。
见实验电路结构NO.5。
注意：
进行D/A接口实验时，需打开系统上侧的+/-12V电源开关。
（19）A/D转换：
外界模拟信号可以分别通过系统板左下侧的两个输入端“AIN0”和“AIN1”进入A/D转换器ADC0809的输入通道IN0和IN1，ADC0809与目标芯片直接相连。
通过适当设计，目标芯片可以完成对ADC0809的工作方式确定、输入端口选择、数据采集与处理等所有控制工作,并可通过系统板提供的译码显示电路，将测得的结果显示出来。
不用0809时，需将左下角的拨码开关的“A/D使能”和“转换结束”打为禁止：
向上拨，以避免与其他电路冲突。
1.左下角拨码开关的“A/D使能”和“转换结束”拨为使能：
向下拨，即将ENABLE（9）与PIO35相接；
若向上拨则禁止，即则使ENABLE（9）0，表示禁止0809工作，使它的所有输出端为高阻态。
2.左下角拨码开关的“转换结束”使能，则使EOC（7）PIO36，由此可使FPGA对ADC0809的转换状态进行测控。
（20）VR1电位器：
通过它可以产生0V~+5V幅度可调的电压。
其输入口是0809的IN1（与外接口AIN1相连，但当AIN1插入外输入插头时，VR1将与IN1自动断开）。
若利用VR1产生被测电压，则需使0809的第25脚置高电平，即选择IN1通道。
（21）AIN0的特殊用法：
系统板上设置了一个比较器电路，主要以LM311组成。
若与D/A电路相结合，可以将目标器件设计成逐次比较型A/D变换器的控制器件。
（22）系统复位键：
此键是系统板上负责监控的微处理器的复位控制键，同时也与接口单片机和LCD控制单片机的复位端相连。
因此兼作单片机的复位键。
（23）下载控制开关：
（仅GW48—GK/PK型含此开关）在系统板的左侧的开关。
当需要对实验板上的目标芯片下载时必须将开关向上打（即“DLOAD”）；
而当向下打（LOCK）时，将关闭下载口，这时可以将下载并行线拔下而作它用（这时已经下载进FPGA的文件不会由于下载口线的电平变动而丢失）；
例如拔下的25芯下载线可以与其他适配板上的并行接口相接，以完成类似逻辑分析仪方面的并行通信实验。
（24）跳线座SPS：
短接“T_F”可以使用“在系统频率计”。
频率输入端在主板右侧标有“频率计”处。
模式选择为“A”。
短接“PIO48”时，信号PIO48可用，如实验电路结构图NO.1中的PIO48。
平时应该短路“PIO48”。
（25）目标芯片万能适配座CON1/2：
在目标板的下方有两条80个插针插座（GW48-CK系统）。
见实验电路结构3-14。
对于GW48-GK/PK2/EK系统，此适配座在原来的基础上增加了20个插针，功能大为增强。
增加的20插针信号与目标芯片的连接方式可参考实验电路结构NO.5、图3-12和表一。
GW48-EK系统中此20的个插针信号全开放。
（26）左下拨码开关：
（仅GK/PK2/EK型含此开关）拨码开关的详细用法可参考实验电路结构NO.5图。
（27）上拨码开关：
（仅GK/PK2型含此开关）是用来控制数码管作扫描显示用的。
当要将8个数码管从原来的重配置可控状态下向扫描显示方式转换时，可以将此拨码开关全部向下拨，然后将左下侧的拨码开关的“DS8使能”向上拨。
（28）ispPAC下载板：
对于GW48-GK系统，其右上角有一块ispPAC模拟EDA器件下载板，可用于模拟EDA实验中对ispPAC10/20/80等器件编程下载用，详细方法请看光盘中：
“模拟EDA实验演示”的POWERPOINT。
（29）
升级会员 