微机原理总复习（许中华版）.docx

微机原理总复习（许中华版）.docx

《微机原理总复习（许中华版）.docx》由会员分享，可在线阅读，更多相关《微机原理总复习（许中华版）.docx（18页珍藏版）》请在冰豆网上搜索。

微机原理与接口技术总复习

第1章概述

1.计算机系统的基本结构（5大件）,微机系统的3大总线，微处理器\CPU

基本结构：

输入设备，运算器，存储器，控制器，输出设备

三大总线;

数据总线，地址总线，控制总线

CPU：

运算器，控制器，寄存器

2.冯.诺依曼关于程序存储的原则

二进制代码表示程序

2.基本概念:

字节,字,BCD码.

字节：

8个二进制位组合在一起

字:

两个字节

BCD码：

5+8

0101+1000=1101+0110=10011（进位加6，借位减6）

第2章16位和32位微处理器

1.8086CPU数据总线16位地址总线20位，最大寻址1MB。

80386数据总线32位，地址总线32位，最大寻址4GB。

2.8086常用的引脚（INTRINTAHOLDHLDAIOWIORMEMWMEMRALE）,只是搞清信号的含义.

地址/数据总线AD0—AD15（双向、三态）

地址/状态线A16/S3—A19/S6（输出、三态）

INTR：

可屏蔽中断请求信号（输入），高电平

INTA：

中断响应（输出），低电平

HOLD：

保持请求信号用来申请一次直接存储器存取（DMA），高电平有效（输入）

HLDA：

CPU响应HOLD信号，高电平有效（输出）

IOW：

IO写，低电平有效（输出）

IOR：

IO读，低电平有效（输入）

MEMW：

DMA存储器写（）低电平有效

MEMR：

DMA存储器读（）低电平有效

ALE：

给地址锁存器的的控制信号,高电平有效

DEN：

数据允许信号（输出）低电平有效

（DMA：

直接存储器存取）

3.8086时序（总线时序）

1，CPU时钟周期：

CPU1个时钟脉冲的长度

2，总线周期：

CPU执行一次外部操作所需的时间

3，指令周期：

CPU执行一条指令所需的时间

总线时序：

由T1—T4四个状态构成，在I/O或存储器忙时，CPU还会产生Tw状态（等待）。

T1：

地址产生周期，同时CPU检查M/IO信号；

T2：

CPU产生各种控制信号（读写，DT/R，DEN）,同时AD0-AD15进行信号转换；（低16位高阻态，高四位为状态位）

T3：

AD0-AD15出现稳定的数据信号（写），或者I/O，存储器译码，读出数据；（数据传输）

T4：

完成读写操作

4.8086CPU对存储器的管理（分4个段,段地址,偏移地址,实际物理地址）,8086地址总线,数据总线宽度,每段最大长度64KB,段首地址的条件（低4位为0）,最大寻址能力1MB.

存储器分段：

代码段（cs）+IP，数据段（ds），堆栈段（ss）+SP，附加段（es）

物理地址=段地址x16+偏移地址

8086地址总线：

20

数据总线：

16

每段最大长度：

64kb

段首地址低四位为0,

最大寻址位1Mb

5.8086CPU内部段寄存器、指令指针、栈顶指针、计数寄存器CX，I/O寻址的寄存器DX

8086CPU包括4个16位数据寄存器，2个16位堆栈指针寄存器，2个16位变址寄存器，1个16位指令指针寄存器，一个16位标志寄存器

4个16位段寄存器

变址寄存器：

（偏移地址）

SI：

源变址寄存器

DI：

目的变址寄存器

堆栈指针寄存器

SP：

栈顶指针

BP：

堆栈基址寄存器

IP：

指令指针

段寄存器：

cs（指令代码），ds（处理数据），ss（建立堆栈），es（串数据传送）

8位累加器AL，16位累加器AX，各标志位：

CF、OF、IF、SF、ZF、PF、AF

AX：

累加（低八位）

BX：

基址（偏移地址）

CX：

计数

DX：

数据（高八位）

CF：

进位标志

OF：

溢出标志

IF：

中断标志

SF：

符号标志

ZF：

零标志

PF：

奇偶标志

AF：

辅助进位标志

6.80386地址总线,数据总线宽度,最大寻址能力

80386地址总线：

32

数据总线宽度：

32

最大寻址能力：

4GB

80386对存储器的管理:

分段管理和分页管理的原理,每段的最大长度4GB,每页4KB.

7.CISCRISC典型应用

CISC：

复杂指令计算机

有效地减少编译代码中指令的数量

使取指令操作所需的内存访问数量达到最小化

（主频低，运算速度慢，微处理器复杂）

RISC：

精简指令计算机

精简指令集，只保留常用指令，执行操作速度快，简化CPU

第4章存储器与高速缓冲

1.SRAM,DRAM,EEPROM的基本性质（存储器速度,集成度,哪些适合做FLASH存储器,CACHE,主存）

SRAM（静态随机存储器）：

速度快，不需要更新，容量小，功耗大，集成度低

DRAM（动态随机存储器）：

容量高，需刷新，集成度高，功耗小

EEPROM（电可擦除可编程存储器）：

可擦除，可编程

FLASH：

非易失性，电擦除性，低成本（单管）可直接执行，固态性能（EEPROM）

CACHE：

主存中的一个区块可以映射到cache的任何地方（DRAM）

主存：

cpu可以直接访问并与其交换信息，容量小，存取速度快（SRAM）

2.RAMROM及典型应用

RAM（随机存储器）读写存储：

SRAM（静态随机存储器）

DRAM（动态随机存储器）

主要用于主存和cache

ROW（只读存储器）：

掩膜ROM

可擦除，可编程（EPROM）

可电擦除可编程（EEPROM）

主要用于FLASH

第5章

1.I/O编址方式,CPU与I/O交换数据用哪个寄存器（8位AL,16位AX）.

I/O端口编址方式：

1，与存储器统一编址方式

2，独立编址方式

交换数据寄存器：

AL，AX

2.I/O地址译码器的设计.

主要端口：

IOW低电平写

IOR低电平读

cs低电平片选

AEN系统总线信号：

高电平为DMA传送；低电平为非DMA传送

IOCS16选择8/16位端口

3.I/O数据的类别:

数据信息,状态信息,控制信息.基本的I/O端口数据的读写操作.（I/O在FFH以下,怎样读写,I/O地址大于FFH,利用DX间接寻址）

I/O在FFH以下：

INAL，21H（直接寻址）

I/O端口地址大于FFH：

MOVAX，120H

OUTDX，AX（间接寻址）

堆栈操作指令：

PUSH，POP

数据交换指令：

XCHG

4.I/O端口与计算机系统交换数据的4种方式

1）无条件传送

IN/OUT指令与外设直接交换数据

2）查询方式:

已知状态位,怎样传输1个数据块?

先查询I/O借口的状态，再进行数据传送

D0状态寄存器，0-没准备，1-准备就绪

3）中断方式

中断请求：

I/O设备发送中断请求，CPU（INTR）高电平现行指令执行完成后，开始执行响应，否则不响应

中断响应：

CPU发送中断回应信号（INTA低电平），I/O发送中断类型号，

执行中断：

CPU执行相应中断

中断返回：

中断结束，IRET指令返回

4）DMA方式

DMA控制器得到总线控制权，直接控制存储器和I/O交换数据。

当DMA结束数据传输工作后再将总线交还CPU

4种传送方式的基本工作原理要搞清楚.

5.I/O端口的读写操作

第6章并行通信和串行通信

1.异步串行通信规程（格式）1个起始位,5-8个数据位,1个奇/偶校验位,11.52个停止位,若干分界位

一帧信息：

（1个）起始位+（5-8个）数据位+（1个）奇/偶校验位+（1/1.5/2）停止位+若干分界位

2.同步（面向比特）串行通信规程:

起始（01111110B）+地址场+控制场+数据场+校验场+结束标志（01111110B）

3.什么是奇校验,什么是偶校验?

偶校验：

保证发送的一个字符中，包含偶数个“1”，如果字符中“1”的个数为奇数，则在校验位加"1

否则加“0”

奇校验：

保证发送的一个字符中，“1”的个数为奇

4.奇偶校验/CRC校验典型应用

奇偶校验：

异步串行通信（可检错不可纠错）

CRC：

同步串行通信（可检错可纠错）

CRC:

循环冗余校验，对传送的二进制序列按一定规则产生一串校验码，并加到发送的数据码后面，形成新的二进制序列

7.82553种工作方式,端口A,端口B,端口C可以工作的方式是哪些?

方式0：

基本输入输出

使8255A作为缓冲输入设备或锁存输出设备

方式1：

选通的输入输出

端口A或B作为锁存输入/输出设备，端口C给端口A和B提供控制信号

方式2：

双向传输方式

STB：

选通信号输入端，低

IBF：

输入缓冲器满，高

OBF：

输出缓冲器满，低

ACK：

外设响应信号，低

可以使外部设备利用A口的8位数据线发发送和接收数据，C口的高5位用作控制信息和状态信息

端口A可以工作在方式0,1，2，而端口B只能工作在方式0，1，端口C工作在0,1作选通，2作控制和状态信号

8.8255初始化编程

MOVDX，303H

MOVAL，80H

OUTDX,AL

9.8255在方式0,方式1下的应用.

方式0

方式1

10.8255状态字的含义（给出控制字格式和状态字格式,信号的含义:

IBF,OBF,ACK,STB）.

方式1输入：

STB（选通信号，低）->IBF（输入缓冲器满，高）->INTR（中断请求，高）

输出：

OBF（输出缓冲器满，低）->ACK（外设响应，低）->INTR（中断请求，高）

第7章8259,8253

1.中断向量表的格式,CPU怎样保护断点（CS,IP,FLAG的值入栈）,CPU怎样获取中断向量,怎样计算出中断服务程序的入口地址?

中断向量表的格式：

每个中断服务的入口地址有2个字表示；

低16位保存偏移地址

高16位保存段地址

中断类型号：

CPU在收到中断源发出的中断请求后，在现行指令执行完后，响应中断，并根据提供的中断号获取中断向量，CPU根据中断类型号从中断向量表中取到ES：

BX中

保护断点：

（IRET指令将使CPU把堆栈内保存的断点信息弹出到IP，CS，FLAGE中，保证被中断的程序从断点处能继续往下执行）

SP←SP-2FLAG→[SP]PUSHFLAG

　SP←SP-2CS→[SP]PUSHCS

　SP←SP-2IP→[SP]PUSHIP

IP←[4*n]CS←[4*n+2]

CPU通过以下公式获取入口地址：

ip<-[4*n]

Cs<-[4*n+2]

2.中断处理的4个过程

中断请求

中断响应

中断执行

中断返回

3.8259处理中断的过程（从中断源发出IR中断信号开始,一直到8259中断结束）,特别是:

中断响应周期（CPU发出2个INTA回应信号的过程,