数电实验指导书1020Word文档格式.docx
《数电实验指导书1020Word文档格式.docx》由会员分享,可在线阅读,更多相关《数电实验指导书1020Word文档格式.docx(17页珍藏版)》请在冰豆网上搜索。
2、数字万用表1块
3、集成四2输入与非门74LS001块
4、集成二4输入与非门74LS201块
三、实验原理
TTL集成与非门是数字电路中广泛使用的一种基本逻辑门,使用时必须对它的逻辑功能、主要参数和特性曲线进行测试,以确定其性能好坏。
本实验采用TTL集成元件74LS00、74LS20与非门进行测试。
74LS00是一个2输入端4与非门,形状为双列直插式,逻辑表达式为。
其引脚排列图如图1.1所示。
74LS00的真值表如表1.1所示。
输入
输出
A
B
F
1
图1.174LS00引脚排列表1.174LS00真值表
74LS20是一个双4输入端与非门,形状为双列直插式,逻辑表达式为。
其引脚排列图如图1.2所示。
图1.27420引脚排列图
四、实验步骤
实验前的准备:
在未接任何器件的情况下,先合上电源开关,检查5V电源是否正常,正常后断开电源。
随后选择好实验用集成片,查清集成片的引腿及功能,然后根据实验图接线,特别注意VCC及地的接线不能接错,待老师检查后方可接通电源进行实验,以后所有实验依办理。
1、验证74LS00的逻辑功能
选与非门74LS00集成芯片一只,按图接好线。
输入端接电平开关输出插口,输出端接发光二极管显示插口。
参考电路如图1.3所示。
测得数值填入表1.2中。
图1.374LS00逻辑功能验证电路
表1.274LS00逻辑功能表
输入端
输出端
1
2
3
电压(V)
逻辑状态
2、验证74LS20的逻辑功能
选双4输入正与非门74LS20集成芯片一只,按图接好线。
拨动电平开关,按表中情况分别测出输出端电平。
2
4
5
6
0
表1.374LS20逻辑功能表
3、测试TTL与非门的主要参数
按资料规定的电源电压值接好(5V±
10%)。
在对TTL与非门判断时,输入端全悬空,即全“1”,则输出端用万用表测应为0.4V以下,即逻辑“0”。
若将其中一输入端接地,输出端应在3.6V左右(逻辑“1”),此门为合格门。
(1)分别测量TTL与非门74LS00在带负载和开路情况下的输出高电平VOH和输出低电平VOL,参考电路如图1.4所示。
VOH是指与非门一个以上的输入端接低电平或接地时,输出电压的大小。
此时门电路处于截至状态。
如输出空载,VOH必须大于标准高电平(VSH=2.4V)一般在3.6V左右。
当输出端接有拉电流负载时,VOH应降低。
VOL是指与非门的所有输入端均接高电平时,输出电压的大小。
此时门电路处于导通状态。
如输出空载,VOL必须低于标准低电平(VSL=0.4V),约为0.1V左右。
接有灌电流负载时,VOL将上升。
图1.4VOH、VOL测试电路
(2)测量低电平输入电流IIL和高电平输入电流IIH,参考电路图如图1.5所示。
IIL是指当一个输入端接地,而其他输入端悬空时,输入端流向接地端的电流,又称为输入短路电流。
IIL的大小关系到前级门电路带动负载的个数。
IIH是指当一个输入端接高电平,而其他输入端接地时,流过接高电平输入端的电流,又称为交叉漏电流。
它主要作为前级门输出高电平时的拉电流。
图1.5IIL、IIH测试电路
表1.474LS00参数
电流
VOH
VOL
IIL
IIH
空载
负载
4、根据真值表1.5,自己设计电路,用一片74LS00完成设计要求。
表1.5
根据设计的电路图,在逻辑电路实验板上连接线路,进行设计验证。
逻辑开关A、B可直接用实验箱上的逻辑开关K0~K15中的任意两个,指示灯用逻辑电路实验板上的发光二极管。
五、报告要求
整理实验数据,并对数据进行分析,根据实验观察到的现象,回答下列问题。
1、与非门在什么情况下输出高电平?
什么情况下输出低电平?
六、预习要求
1、熟悉进行实验过程中,所用门电路的引脚位置,各引脚的用途。
附表
74HC00四2输入与非门
国际通用符号
54/7400,54/74H00,54L00,54/74S00,54/74LS00,54/74ALS00,54/74F00,54/74HC00,54/74AC00,54/74HCT00,54/74ACT00,54/74AHC00,54/74AHCT00,74LV00,74LVC00
。
74HC02四2输入或非门
54/7402,54L02,54/74S02,54/74LS02,54/74AS02,54/74ALS02,54/74F02,54/74HC02,74AC02,54/74HCT02,54/74ACT02,54/74AHC02,54/AHCT02,74LV02,74LVC02
74HC04六反相器
54/7404,54L04,54/74H04,54/74S04,54/74LS04,54/74AS04,54/74ALS04,54/74F04,54/74HCU04,54/74HC04,54/74AC04,54/74HCT04,54/74ACT04,54/74AHC04,54/74AHCT04,74LV04,74LVC04,54/74AHCU04,74LVU04,74LVCU04
74HC08四2输入与门
54/7408,54/74S08,54/74LS08,54/74AS08,54/74ALS08,54/74F08,54/74HC08,54/74HCT08,54/74AC08,54/74ACT08,54/74AHC08,54/74AHCT08,74LV08,74LVC08
74HC10三3输入与非门
54/7410,54L10,54/74H10,54/74S10,54/74LS10,54/74AS10,54/74ALS10,54/74F10,54/74HC10,54/74AC10,54/74HCT10,54/74ACT10,74LV10
74HC20双4输入与非门
54/7420,54L20,54/74H20,54/74S20,54/74LS20,54/74AS20,54/74ALS20,54/74F20,54/74HC20,54/74AC20,54/74HCT20,54/74ACT20
74HC308输入与非门
54/7430,54L30,54/74H30,54/74S30,54/74LS30,54/74AS30,54/74ALS30,54/74HC30,54/74HCT30,54/74F30,54/74AHCT30
74HC32四2输入或门
54/7432,54/74S32,54/74LS32,54/74AS32,54/74ALS32,54/74F32,54/74HC32,54/74AC32,54/74HCT32,54/74ACT32,54/74AHC32,54/74AHCT32,74LV32,74LVC32
74HC42BCD—十进制译码器
54/7442A,54L42,54/74LS42,54/74HC42,54/74HCT42
十选一,在所有无效输入状态下,输出维持高电平。
7448BCD七段译码器/驱动器
54/7448,54/74LS48
有效高电平输出;
内部有升压电阻因而无需外部电阻;
试灯输入;
前/后沿零灭灯控制;
有灯光强度调制能力;
输出最大电压5.5V;
吸收电流:
7448为6.4、74LS48为6。
74544-2输入与或非门
54/7454
74HC73双JK触发器(带清除端)
54/7473,CT54/74H73,54L73,54/74LS73A,54/74HC73,54/74HCT73
74HC74双D正沿触发器(带预置和清除端)
54/7474,54/74H74,54L74,54/74S74,54/74LS74A,54/74AS74,54/74ALS74,54/74F74,54/74HC74,54/74AC74,54/74HCT74,54/74ACT74,54/74AHC74,54/74AHCT74,74LV74,74LVC74,54/74F5074
74HC85四位幅值比较器
54/7485,54L85,54/74S85,54/74LS85,54/74F85,54/74HC85,54/74HCT85
74HC86四2输入异或门
54/7486,54L86,54/74S86,54/74LS86,54/74ALS86,54/74F86,54/74HC86,54/74AC86,54/74HCT86,54/74ACT86,54/74AHC86,54/74AHCT86,74LVC86
7490十进制计数器
54/7490,54L90,54/74LS90
二分频和五分频;
有门复零输入及门复置9输入(供BCD9的补码应用中使用);
为利用计数器最大计数长度,可将B输入接QA输出,输入计数脉冲加到输入A之后,输出如功能表所述;
将QD输出接A输入,并把输入计数加到在输出QA处产生十分频方波的B输入,可获得对称的十分频计数。
749212分频计数器
54/7492A,54/74LS92