基于51单片机八路抢答器的设计说明.docx

基于51单片机八路抢答器的设计说明.docx

《基于51单片机八路抢答器的设计说明.docx》由会员分享，可在线阅读，更多相关《基于51单片机八路抢答器的设计说明.docx（50页珍藏版）》请在冰豆网上搜索。

基于51单片机八路抢答器的设计说明

毕业设计（论文）

题目：

基于51单片机的抢答器系统设计

函授站点：

中国矿业大学继续教育学院

学习层次：

专科

班级名称：

徐工技师学院函机电2015班

：

乾坤学号：

中国矿业大学继续教育学院

20年月日

摘要

随着科学技术的发展和普及，各种各样的竞赛越来越多，其中抢答器的作用也就显而易见。

目前很多抢答器基本上采用小规模数字集成电路设计，使用起来不够理想。

因此设计一更易于使用和区分度高的抢答器成了非常迫切的任务。

现在单片机已进入各个领域，以其功耗小、智能化而著称，所以若利用单片机来设计抢答器，便使以上问题得以解决.针对以上情况，本文设计出以STC89C52RC单片机为核心的八路抢答器。

我们采用了数字显示器直接指示，自动锁存显示结果，并自动复位的设计思想,它能根据不同的抢答输入信号，经过单片机的控制处理并产生不同的与输入信号相对应的输出信号，最后通过LED数码管显示相应的路数，即使两组的抢答时间相差几微秒，也可分辨出是哪组优先按下的按键，它充分利用了单片机系统的优点，具有结构简单、功能强大、可靠性好、实用性强的特点。

本设计是以八路抢答为基本理念。

考虑到依需设定限时回答的功能，利用51单片机及外围接口实现的抢答系统，利用单片机的定时器/计数器定时和记数的原理，将软、硬件有机地结合起来，使得系统能够正确地进行计时，同时使数码管能够正确地显示时间。

用开关做键盘输出，扬声器发生提示。

同时系统能够实现：

在抢答中，只有开始后抢答才有效，如果在开始抢答前抢答为犯规；满时后系统计时自动复位及主控强制复位；按键锁定，在有效状态下，按键无效非法。

关键词：

STC89C52RC；共阴数码管；按键；蜂鸣器

前言

最近几年来，随着科技的飞速发展，单片机领域正在不断的走向社会各个角落，还带动传统控制检测日新月异更新。

在实时运作和自动控制的单片机应用到系统中，单片机如今是作为一个核心部件来使用，仅掌握单片机方面知识是不够的，还应根据其具体硬件结构，以及针对具体应用对象特点的软件结合，加以完善。

“单片机原理及应用课程设计”是电子类专业的学科基础科，它是继“汇编语言程序设计”，“接口技术”等课程之后开出的实践环节课程。

第一章工作原理

1.1设计目标

1.1.1基本功能

1、同时供8名选手比赛，分别用8个按钮K1~K8表示。

2、设置一个系统抢答控制开关K0，该开关由主持人控制。

3、抢答器具有锁存与显示功能。

即选手按动按钮，锁存相应的编号，扬声器发出声响提示，并在七段数码管上显示选手。

选手抢答实行优先锁存，优先抢答选手的编号一直保持到主持人将系统清除为止。

4、抢答器具有定时抢答功能，且一次抢答的时间由主持人设定（如30秒）。

当主持人启动"开始"键后，定时器进行减计时。

5、参赛选手在设定的时间进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答的时间，并保持到主持人将系统清除为止。

在这段时间如果定时时间已到，无人抢答，本次抢答无效，系统报警并禁止抢答，定时显示器上显示00。

1.1.2主要技术参数

1、在抢答中，只有开始后抢答才有效，如果在开始抢答前抢答为犯规。

2、抢答限定时间和回答问题的时间是在10～60s设定。

3、可以显示是哪位选手有效抢答和无效抢答，正确按键后有音提示。

4、抢答时间和回答问题时间倒记时显示，时间完后系统自动复位。

5、按键锁定，在有效状态下，按键无效非法。

第二章硬件设计与原理

以STC89C52RC单片机为核心，起着控制作用。

系统包括数码管显示电路、复位电路、时钟电路、按键输入电路和蜂鸣器报警电路。

设计思路分为六个模块：

复位电路、晶振电路模块、STC89C52RC、数码管显示电路、按键输入电路和蜂鸣器报警电路这六个模块。

2.1总设计框图

2.2硬件设计分析

2.2.1电源的设计

系统电源使用外接直流5伏。

2.2.2单片机最小系统

51单片机是对目前所有兼容intel8031指令系统的单片机的统称。

该系列单片机的始祖是intel的8031单片机，后来随着技术的发展，成为目前广泛应用的８为单片机之一。

单片机是在一块芯片集成了CPU、RAM、ROM、定时器／计数器和多功能I/O口等计算机所需要的基本功能部件的大规模集成电路，又称为MCU。

51系列单片机包含以下几个部件：

一个８位CPU；一个片振荡器及时钟电路；

4KB的ROM程序存储器；

一个128B的RAM数据存储器；

寻址64KB外部数据存储器和64KB外部程序存储空间的控制电路；

32条可编程的I/O口线；

两个16位定时／计数器；

一个可编程全双工串行口；

５个中断源、两个优先级嵌套中断结构。

如图2-2-1所示为STC89C52RC单片机基本构造，其基本性能介绍如下：

图2-2-1STC89C52RC单片机

STC89C52RC本身含40个引脚，32个外部双向输入/输出（I/O）端口，同时含2个外中端口，3个16位可编程定时计数器,2个全双工串行通信口，STC89C51RC可以按照常规方法进行编程，但不可以在线编程。

其将通用的微处理器和Flash存储器结合在一起，特别是可反复擦写的Flash存储器可有效地降低开发成本。

STC89C52RC的主要特性如下表所示：

兼容MCS—51指令系统

32个可编程I/O线

4k字节可编程闪烁存储器

可编程UARL通道

三个16位可编程定时/计数器中断

时钟频率0-24MHz

2个外部中断源，共8个中断源

256×8bit部RAM

2个读写中断口线

可直接驱动LED

软件设置睡眠和唤醒功能

低功耗空闲和掉电模式

表2-2-1STC89C52RC主要功能描述

STC89C52RC为40脚双列直插封装的8位通用微处理器，采用工业标准的C51核，在部功能及管脚排布上与通用的8xc52相同，其主要用于会聚调整时的功能控制。

功能包括对会聚主IC部寄存器、数据RAM及外部接口等功能部件的初始化，会聚调整控制，会聚测试图控制，红外遥控信号IR的接收解码及与主板CPU通信等。

主要管脚有：

XTAL1（19脚）和XTAL2（18脚）为振荡器输入输出端口，外接12MHz晶振。

RST/Vpd（9脚）为复位输入端口，外接电阻电容组成的复位电路。

VCC（40脚）和VSS（20脚）为供电端口，分别接+5V电源的正负端。

P0~P3为可编程通用I/O脚，其功能用途由软件定义，在本设计中，P0端口（32~39脚）被定义为N1功能控制端口，分别与N1的相应功能管脚相连接，13脚定义为IR输入端，10脚和11脚定义为I2C总线控制端口，分别连接N1的SDAS（18脚）和SCLS（19脚）端口，12脚、27脚及28脚定义为握手信号功能端口，连接主板CPU的相应功能端，用于当前制式的检测及会聚调整状态进入的控制功能。

P0口：

P0口是一组8位漏极开路型双向I/O口，也即地址/数据总线复用口。

作为输出口用时，每位能吸收电流的方式驱动8个TTL逻辑门电路，对端口P0写“1”时，可作为高阻抗输入端用。

在访问外部数据存储器或程序存储器时，这组口线分时转换地址（低8位）和数据总线复用，在访问期间激活部上拉电阻。

在Flash编程时，P0口接收指令字节，而在程序校验时，输出指令字节，校验时，要求外接上拉电阻。

P1口：

P1是一个带部上拉电阻的8位双向I/O口，P1的输出缓冲级可驱动（吸收或输出电流）4个TTL逻辑门电路。

对端口写“1”，通过部的上拉电阻把端口拉到高电平，此时可作输入口。

作输入口使用时，因为部存在上拉电阻，某个引脚被外部信号拉低时会输出一个电流（IIL）。

与AT89C51不同之处是，P1.0和P1.1还可分别作为定时/计数器2的外部计数输入（P1.0/T2）和输入（P1.1/T2EX）。

Flash编程和程序校验期间，P1接收低8位地址。

P2口：

P2是一个带有部上拉电阻的8位双向I/O口，P2的输出缓冲级可驱动（吸收或输出电流）4个TTL逻辑门电路。

对端口P2写“1”，通过部的上拉电阻把端口拉到高电平，此时可作输入口，作输入口使用时，因为部存在上拉电阻，某个引脚被外部信号拉低时会输出一个电流（IIL）。

在访问外部程序存储器或16位地址的外部数据存储器（例如执行MOVXDPTR指令）时，P2口送出高8位地址数据。

在访问8位地址的外部数据存储器（如执行MOVXRI指令）时，P2口输出P2锁存器的容。

Flash编程或校验时，P2亦接收高位地址和一些控制信号。

P3口：

P3口是一组带有部上拉电阻的8位双向I/O口。

P3口输出缓冲级可驱动（吸收或输出电流）4个TTL逻辑门电路。

对P3口写入“1”时，它们被部上拉电阻拉高并可作为输入端口。

此时，被外部拉低的P3口将用上拉电阻输出电流（IIL）。

P3口除了作为一般的I/O口线外，更重要的用途是它的第二功能P3口还接收一些用于Flash闪速存储器编程和程序校验的控制信号。

RST:

复位输入。

当振荡器工作时，RST引脚出现两个机器周期以上高电平将使单片机复位。

ALE/PROG:

当访问外部程序存储器或数据存储器时，ALE（地址锁存允许）输出脉冲用于锁存地址的低8位字节。

一般情况下，ALE仍以时钟振荡频率的1/6输出固定的脉冲信号，因此它可对外输出时钟或用于定时目的。

要注意的是：

每当访问外部数据存储器时将跳过一个AL脉冲。

对Flash存储器编程期间，该引脚还用于输入编程脉冲（PROG）。

如有必要，可通过对特殊功能寄存器（SFR）区中的8EH单元的D0位置位，可禁止ALE操作。

该位置位后，只有一条MOVX和MOVC指令才能将ALE激活。

此外，该引脚会被微弱拉高，单片机执行外部程序时，应设置ALE禁止位无效。

PSEN：

程序储存允许（PSEN）输出是外部程序存储器的读选通信号，当STC89C51RC由外部程序存储器取指令（或数据）时，每个机器周期两次PSEN有效，即输出两个脉冲。

在此期间，当访问外部数据存储器，将跳过两次PSEN信号。

EA/VPP:

外部访问允许。

欲使CPU仅访问外部程序存储器（地址为0000H—FFFFH），EA端必须保持低电平（接地）。

需注意的是：

如果加密位LB1被编程，复位时部会锁存EA端状态。

如EA端为高电平（接Vcc端），CPU则执行部程序存储器中的指令。

Flash存储器编程时，该引脚加上+12V的编程允许电源Vpp，当然这必须是该器件是使用12V编程电压Vpp。

XTAL1：

振荡器反相放大器的及部时钟发生器的输入端。

XTAL2：

振荡器反相放大器的输出端。

单片机最小原理图如图2-2-2所示。

图2-2-2单片机最小系统

单片机最小系统说明：

时钟信号的产生：

在MCS-51芯片部有一个高增益反相放大器，其输入端为芯片引脚XTAL1，其输出端为引脚XTAL2。

而在芯片的外部，XTAL1和XTAL2之间跨接晶体振荡器和微调电容，从而构成一个稳定的自激振荡器，这就是单片机的时钟振荡电路。

时钟电路产生的振荡脉冲经过触发器进行二分频之后，才成为单片机的时钟脉冲信号。

一般地，电容C2和C3取30pF左右，晶体的振荡频率围是1.2-12MHz。

如果晶体振荡频率高，则系统的时钟频率也高，单片机的运行速度也就快。

单片机复位使CPU和系统中的其他功能部件都处在一个确定的初始状态下，并从这个状态开始工作。

单片机复位条件：

必须使9脚加上持续两个机器周期（即24个振荡周期）的高电平。

2.2.3数码管显示电路

显示系统采用四位一体数码管来显示，LED显示屏作为大型显示设备的一种，具有亮度高、价格低、寿命长、维护简便等优点。

LED数码管的结构简单，分为七段和八段两种形式，也有共阳和共阴之分。

以八段共阳管为例，它有8个发光二极管（比七段多一个发光二极管