soc试题库Word文档格式.docx

上传人:b****1 文档编号:15008869 上传时间:2022-10-26 格式:DOCX 页数:12 大小:107.49KB
下载 相关 举报
soc试题库Word文档格式.docx_第1页
第1页 / 共12页
soc试题库Word文档格式.docx_第2页
第2页 / 共12页
soc试题库Word文档格式.docx_第3页
第3页 / 共12页
soc试题库Word文档格式.docx_第4页
第4页 / 共12页
soc试题库Word文档格式.docx_第5页
第5页 / 共12页
点击查看更多>>
下载资源
资源描述

soc试题库Word文档格式.docx

《soc试题库Word文档格式.docx》由会员分享,可在线阅读,更多相关《soc试题库Word文档格式.docx(12页珍藏版)》请在冰豆网上搜索。

soc试题库Word文档格式.docx

片上网络、可重构SOC、TI开放式多媒体应用平台(OMAP)架构。

23、ESL设计的核心是事务级建模。

24、ESL设计流程包含:

系统级描述、体系架构设计、软硬件划分、软硬件协同设计和验证。

25、事务级模型可分为3种:

没有时序信息的模型、周期近似的模型、精确到每个周期的模型。

26、事务层是介于算法抽象层、和RTL抽象层之间。

27、一个完整的IP硬核应该包含以下模型:

功能模型、时序模型、功耗模型、测试模型、物理模型。

28、IP验证的策略包括,兼容性验证、边界验证、随机验证、应用程序验证、回归验证。

29、IP的收费结构包括授权费、权利金和其它收入。

30、IP授权模式分为:

单次授权、多次授权。

31、所谓的同步电路,即电路中所有受时钟控制的单元,如触发器、寄存器,全部由一个统一的全局时钟控制。

32、亚稳态现象是指违反了电路的建立时间和保持时间其使触发器捕获到一个无效电平的状态称为亚稳态。

33、建立时间是指时钟信号变化之前数据保持不变的时间

34、保持时间是指时钟信号变化之后数据保持不变的时间

35、功能验证的的方法主要有软件仿真、软硬件协同仿真、形式验证、基于断言的半形式验证、基于硬件的原型机。

36、形式验证可以分为:

静态形式验证和半形式验证。

37、什么叫DFT:

可测性设计

38、根据测试目的不同可以把集成电路测试分为四种类型:

验证测试、生产测试、可靠性测试、接受测试。

39、根据测试的方式不同,测试矢量可以分为3类:

穷举测试矢量、功能测试矢量、结构测试矢量。

40、数字逻辑单元中的故障模型包含:

固定型故障、晶体管固定开/短路故障、桥接故障、跳变延迟故障、传输延迟故障

41、存储器故障模型包含:

单元固定故障、状态跳变故障、单元耦合故障、临近图形敏感故障、地址译码故障。

42、什么叫ATPG:

自动测试向量生成

43、存储器的测试常用的算法有,棋盘式图形算法和march算法。

44、功耗的类型可分为:

静态功耗、动态功耗

45、DRC、LVS、DFM、DFY、ESD

设计规则检查、版图与原理图一致性检查、可制造性设计、面向良品率设计、静电冲击

46、I/O单元按其特性可以分为如下几类:

电源单元、模拟I/O单元、数字I/O单元、特殊功能I/O单元。

47、微电子封装通常包含哪些功能:

电源分配和信号分配、散热通道、固定支撑和环境保护

48、当前外围封装形式有DIPPLCCQFPSOP等。

 

简答题:

1、集成电路发展经历的6个阶段?

第一阶段:

1962年制造出包含12个晶体管的小规模集成电路(SSI,Small-ScaleIntegration)。

第二阶段:

1966年集成度为100~1000个晶体管的中规模集成电路(MSI,Medium-ScaleIntegration)。

第三阶段:

1967~1973年,研制出1千~10万个晶体管的大规模集成电路(LSI,Large-ScaleIntegration)。

第四阶段:

1977年研制出在30平方毫米的硅晶片上集成15万个晶体管的超大规模集成电路(VLSI,VeryLarge-ScaleIntegration)。

第五阶段:

1993年随着集成了1000万个晶体管的16MBFLASH和256MBDRAM的研制成功,进入了特大规模集成电路(ULSI,UltraLarge-ScaleIntegration)时代。

第六阶段:

1994年由于集成1亿个元件的1GBDRAM的研制成功,进入巨大规模集成电路(GSI,GigaScaleIntegration)时代。

2、SOC相比较其它类型的集成电路其优势有哪些?

可以实现更为复杂的系统、

具有较低的设计成本、

具有更高的可靠性、

缩短产品设计时间、

减少产品反复的次数、

可以满足更小尺寸的设计要求、

可达到低功耗的设计要求

3、时钟偏斜(slew)产生的原因是什么?

时钟偏斜造成竞争冒险的原因是什么?

由于版图上到达每个触发器时钟端口的连线长度不同,驱动单元的负载不同等原因,若果没有经过处理,全局时钟会到达每个时序逻辑单元的时间就不可能相同。

这种时钟到达时间在空间上的差别成为时钟偏斜(clockskew)。

时钟偏斜造成的后果是非常严重的,时钟延时到达,会造成数据到达的建立时间不够,如果时钟提前到达,会造成数据不满足保持时间的要求,从而会造成竞争冒险。

4、SOC系统架构设计的总体目标与各个阶段分别是什么?

目标:

设计者针对应用的特点,选取合适的功能模块和模块之间数据的通信方式,在满足总线吞吐率、芯片面积、功耗等一些列系统约束的条件下,从众多的系统架构方案中找到最优的SOC系统架构方案。

阶段:

功能设计阶段、应用驱动的系统结构设计阶段、平台导向的系统结构设计阶段

5、在设计过程中有时候会使用第三方的IP,对于IP的选择和使用应该注意哪些方面?

此外有些IP会被复用,因此在模块划分过程中应该考虑哪几个方面?

(1)首先:

在系统架构设计做好模块划分时,必须确定哪些模块基于标准单元库进行设计,哪些模块需要购买IP,IP模块的对接需要增加哪些连接性的设计。

其次:

模块间的接口协议要尽可能的简单,模块间的接口定义要尽可能与国际上通用的接口协议完全一致。

一个常用的设计技巧就是在数据传送的接口建立申请和应答机制,这虽然会造成芯片在时序、面积、功耗等方面的损耗,但对于加快系统芯片的上市速度大大有利。

第三:

要注意积累IP和IP集成的经验。

一旦成功地集成了一个IP到一个系统芯片设计上后,设计组会对该IP的接口特性非常熟悉。

这时候就应该进一步完善IP使它的设计复用性更好,并逐步建立一些列衍生的IP模块。

第四:

如果是对硬IP的集成,还必须在时钟分布、关键路径的布线、电源和地线的布线、IP模块支持的测试结构等方面进行考虑,与系统芯片保持一致。

(2)

第一:

时钟生成应该被划分为单独的模块,如分频电路、计数器、多路时钟信号选择器、以便于其它设计人员设置约束。

第二:

总线接口逻辑应该被划分为单独模块,如总线接口、地址译码器、当该模块被用于不同设计中时,总线和寄存器的地址很可能会被改变。

第三:

提供特殊测试功能的逻辑应该被划分为单独模块,这些功能逻辑可能会根据以后的测试策略而改变。

第四:

对于功能模块的设计应采用必要的层次化描述,便于该模块的设计者了解该设计。

6、EDA工具综合、优化的策略是什么?

综合策略:

1)以速度为目标的综合策略

2)成本尽可能低的综合策略

3)速度和成本折中的综合策略

优化策略:

1)器件复用

2)时序重排

3)状态机重新编译

7、SOC设计中验证包含以下哪几个方面?

动态验证、静态验证流程分别是什么?

1)验证原始描述的正确性

2)验证设计的逻辑功能是否符合原始设计规范的性能指标?

3)验证设计结果是否符合原始设计规范的性能指标

4)验证结构是否包含违反物理设计规则的错误

动态验证

静态验证

8、SOC设计中常用的处理器有哪些?

不同的处理器在SOC设计中应该如何选择?

通用处理器(CPU)、ARM、MIPS、PowerPC、

数字信号处理器(DSP)、TIDSP、ADI、Freescale

可配置处理器、Tensilica、NIOS、ARC

首先对于目标应用的运算能力要有一个量的估计或计算.。

一般来说运算的任务以MIPS为单位描述,即每秒百万指令数。

在SOC设计的开始,计算所有的任务每秒的指令需求总和。

如果处理器性能不能满足,可以选择更高性能的处理器或者增加处理器的数量。

但在多处理器的设计中,每个处理器的任务分配是个复杂的工作。

其次是根据应用类型选择合适的处理器类型,通用处理器的运算能力和DSP是有较大区别的。

需要根据实际目标应用决定处理器的选择。

DSP适合计算密集型的任务,如数字信号处理、音视频编解码等,而且DSP存储器架构可以提供更大的存储器访问带宽,此外一般的DSP在0开销循环、特殊寻址方式等方面有专门的硬件支持,而通用处理器在处理用户界面和控制失误方面有一定的优势。

由于DSP和通用处理器有各自的性能优势,因此一般应用中两种处理器混合使用也较为常见。

9、IP的软核、固核、硬核的设计流程和特点是是什么?

(要求画出流程各步骤之间逻辑关系图)

10、IP常见的分类方式有哪两类?

按照两种不同的分类方式,IP可以分为哪些类型?

最常见的分类方式有两种:

一种是从设计流程上来区分其类型,另一种是从差异化的程度来区分其类型。

依差异化程度来区分:

基础IP(FoundationIP)基础IP的主要特点是其与具体工艺相关性高,且买价低廉。

例如,IP单元库(CellLibrary)、门阵列(GateArray)等产品。

标准IP(StandardIP)标准IP指符合产业组织制定标准的IP产品,如IEEE-1394、USB等。

于是工业标准,其架构应该是公开的,进入门槛较低,因此,这类IP厂商间竞争激烈,通常只有技术领先者可以获得较大的利润。

明星IP(StarIP或UniqueIP)明星IP一般复杂性高,通常必须要具备相应的工具软件与系统软件相互配合才能开发,因此不易于模仿,进入门槛较高,竞争者少,产品有较高的附加价值,所需的研究、开发时间也较长。

依设计流程区分:

软核、固核、硬核

11、SOC设计与传统的ASIC设计最大的不同在于哪两个方面?

一是soc设计更需要了解整个系统的应用定义出合理的芯片架构使得软硬件配合达到系统最佳工作状态。

二是SOC设计是以IP复用为基础。

12、ESL设计的特点有哪些

1)更早进行软件开发;

2)更高层次上的硬件设计;

3)设计的可配置性和自动生成;

4)方便的架构设计、5)快速测试和验证。

13、可重用的IP应具有那些特点?

可配置、参数化,提供最大程度的灵活性

标准接口

多种工艺下的可用性,提供各种库的综合脚本,可以移植到新的技术

完全、充分的验证,保证设计的健壮性

完整的文档资料

14、IP复用技术面临的挑战有哪些?

可重用性和多IP集成

复杂冗长的验证和仿真时间

来自商务模式的挑战

15、RTL代码编写前需要讨论并确定的问题有哪些?

是否与设计团队共同讨论设计中将会发生的关键问题

是否已经准备好设计文档

设计文档中总线是如何定义

设计文档中是否定力设计的划分方法

设计中的时钟是怎样考虑的

对I/O是否有特殊要求

是否需要其它IP,这些IP的包装是否完整的包括了每一步设计所需的文件

是否考虑了

展开阅读全文
相关资源
猜你喜欢
相关搜索

当前位置:首页 > PPT模板 > 动态背景

copyright@ 2008-2022 冰豆网网站版权所有

经营许可证编号:鄂ICP备2022015515号-1