计算机组织与体系结构 课后习题答案Word下载.docx
《计算机组织与体系结构 课后习题答案Word下载.docx》由会员分享，可在线阅读，更多相关《计算机组织与体系结构 课后习题答案Word下载.docx（17页珍藏版）》请在冰豆网上搜索。
6,便于同时存取两个连续地址序号的存储单元，提高访问速度
7,
（1）存储器数据传输率快了32倍
（2）数据通道最大数目增大了一倍
（3）单通道最大数据传输速率提升了5倍。
各种技术的使用，提升了整机的性能。
8,回答正确，但是不适合用户理解。
MAC机的时钟速率是1.2ghz，P4为2.4ghz，而时钟速率在一定程度上反映了计算机的执行速度，所以P4的机器可能是目前最符合用户要求的机型。
9,在这种表示方法中，10个管表示了十个数字，而使用二进制可以表示个数字
10,（画图）略
11，MIPS=*
12,∵MIPS=*
∴CPI（VAX）=5,CPI（IBM）=1.39
IC≈
13,CPI=（1+2+2+2）/=7*
MIPS=*=*=5.71*
T=7**=1.75*
14,a:
算术平均法适用于较多程序，抖动较大
调和平均发适用于较少程序，抖动较小
b:
计算机ARa=1/4×
（100+0.1+0.2+1）≈25MIPS
Rb=4/（1/100+10+5+1）=0.25MIPS
计算机BRa=1/4×
（10+0.1++1+1/8）=3.06
Rb=4/（0.1＋1＋10＋8）＝0.21
计算机CRa=1/4×
（5+5+2+1）=3.25
Rb=4/（0.2+0.2+0.5+1）＝2.1
故C>
A>
B
第三章
1步骤一
存储器CPU寄存器
100111pc
25940ac
3260011ir
50003
6
步骤二
100112pc
259400003ac
步骤三
3265940ir
50003
9400003
步骤四
100113pc
259400006ac
500033＋3＝6
步骤五
32626ir
步骤六
100114pc
60006
3.2步骤一中详细解释:
Pc中内容为300，将PCMAR，然后将第一条指令装入数据总线，数据总线MBR，MBRIR
3.3（a）最大可直接寻址的容量是b
（b）,1,取一次指令要两次访问存储器
2,将降低存储器容量
（c）程序计数器和指令寄存器各需要24位和8位。
3.4
（a）0~（）
（b）0~（）
（c）I/O模块与CPU互连的特点
（d）个，1个。
因为总共只有16位cpu地址，故处理器只能支持（16－I/O端口位数）的位数
3.5
T=1/2*,外部数据总线L1=16，L=32
（1）f=1/t=2*∴v=*f≈b/s
（2）能提高性能，由公式v＝1/T*可知f与L变大都可以提高传输速率
3.6
（1）电传输入INPR
INPRCPU（经I/O模块）
CPUOUTR（经I/O模块）
OUTR电传输出
（2）设置优先级，cpu处理为1，cpu通过I/O模块向外输出或者输入为2，电传输入/输出为3.设置中断允许位，当优先级较低的操作遇到高优先级操作的中断请求时，置IEN＝1，允许中断，从而实高速cpu处理与低速I/O处理的协调。
3.7
（1）
（2）传指令时，为相同的传输速率
传数据时，仍然为倍差
3.8这段时间一定比时钟周期小。
因为链式反应在一个时钟周期开始的时候应判断各主控方的优先级，只有该时间周期小于时钟周期才能即调整优先级又实现各主控方各自的操作。
3.9减小工作量，提高效率。
因为不用判断优先级为16的设备的TR线，任一高优先级设备可抢占该设备时间片，只有TR0－TR15都无效时，TR16自然使用时间片。
3.10
（1）因为中断就是为了提高高速设备的使用效率，平衡高低速设备。
故优先级越低，其速率就越低，其余高优先级操作耗时都比其少，所以TR16的平均等待时间就最低。
（在该特定设备中）
（2）若其余操作一直请求使用时间片，这种条件下不成立。
3.11
（a）时钟周期T=1/f=100ns
读总线周期=2.5T=250ns
（b）250–20=230ns
处理器至少应在230ns时将数据放到总线上
3.13
（a）总线时钟周期=1/f*109ns=200ns
Write信号宽度=50*200=1000
（b）
（c）
3.14
（a）原周期=4+4*3=16时钟周期
4*2/16=50%
（b）原周期=4+3*3+13=26时钟周期
4*2/26=30.8%
3.15
（a）Intel8088的总线宽度为8位
时钟周期T=1/f=1/8M=125ns
4*8/4T=64M位/s
（b）2*8/4T=32M位/s
3.16
若使用偶对齐的字，取操作数需要4个存储器周期（包括取指令），
4*4/4M=4ms
若使用偶对齐的字，取操作数需要8个存储器周期（包括取指令），
8*4/4M=8ms
3.17
1*20%+2*40%+4*40%=2.6
处理速率相对16位微处理器提高了1.6倍
3.18
处理器处理完一条指令后才会进入中断处理周期
9*T=9/f=9/10M=900ns
第四章
4.1
m=64，k=4
组数v=m/k=64/4=16=2d，d=4
块数4k=2s，s=12
标记=s-d=8位
块大小=2w=128*8=210，w=10
主存地址=标记组字
8
4
10
4.2
k=2
块大小=行大小=2w=16，w=4
寻址单元数=2s+w=64M=64*220
s+w=26，s=22
cache的行数=k*v=k*2d=8K/16
d=8
标记大小=s–d=14
14
4.3
（a）直接映射
地址
标记=8
行=14
字=2
111111
11
0444
1
666666
66
1999
2
BBBBBB
BB
2EEE
3
（b）全关联映射
标记=22
044444
199999
2EEEEE
（c）两路组关联映射
标记=9
组=13
022
0CC
177
0EEE
4.4
（a）地址长度=s+w=24
寻址单元数=2s+w=224
块大小=2w=4
主存的块数=2s=222
Cache行数=m=2r=214
标记大小=s-r=8
（b）地址长度=s+w=24
标记大小=s=22
（c）地址长度=s+w=24
每组的行数=k=2
组数v=2d=213
Cache行数=k*v=2*213=214
标记大小=s-d=9
4.5
每组的行数=k=4
块大小=行大小=2w=4*4=24，w=4
行数=16k/24=210=k*v
组数v=210/22=28=2d，d=8
标记s–d=20
20
对于地址ABCDE8F8，转化为二进制为：
10101011110011011110100011111000
块号j=10101011110011011110100011111000/2w
组号i=jmodv=（10101011110011011110100011111000/24）mod28
=27+23+22+2+1=143
故地址ABCDE8F8映射到cache的第143组中四行中的任意一行
4.8
（a）块大小=2w=8，w=3
行数m=2r=32，r=5
s+w=16，s=13
主存地址=标记行字
5
（b）
0001000100011011
块号j=0001000100011011/8=29+25+21+20
行号i=jmodm=（29+25+21+20）mod25=3
以此类推，1100001100110100的行号为6；
1101000000011101的行号为3；
1010101010101010的行号为21。
另解：
0001000100011011（00011=3）
1100001100110100（00110=6）
1101000000011101（00011=3）
1010101010101010（10101=21）
0001101000011000
0001101000011001
0001101000011011
0001101000011100
0001101000011101
0001101000011110
0001101000011111
（d）32*8=256
（e）标记用来将能装入同一行的不同块区分开来。
4.11
（a）行大小=2w=64，w=6
地址长度=s+w=3
升级会员 