基于AD9854扫频信号源的设计（毕业设计）.docx

基于AD9854扫频信号源的设计（毕业设计）.docx

《基于AD9854扫频信号源的设计（毕业设计）.docx》由会员分享，可在线阅读，更多相关《基于AD9854扫频信号源的设计（毕业设计）.docx（27页珍藏版）》请在冰豆网上搜索。

苏州大学本科生毕业设计（论文）

基于AD9854扫频信号源的设计

苏州大学应用技术学院 10电子（学号1016405013）黄海浩

目录

前言 2

第1章设计思想和方案 3

第1.1节总体设计思路 3

第1.2节MCU控制器的选择 3

第1.3节信号发生器的选择 3

第2章DDS技术 5

第2.1节DDS概述 5

第2.2节AD9854 7

第3章系统设计 11

第3.1节硬件设计 11

第3.2节软件设计 12

第4章系统测试 13

第4.1节测试条件和方法 13

第4.2节测试数据 13

第4.3节误差分析 14

结论 14

参考文献 15

致谢 15

附录 15

附录1：

硬件原理总图 16

附录2：

硬件原始样机 17

附录3：

AD9854的PCB图 17

附录4：

AD9854模块 17

附录5：

部分源程序 18

-i-

基于AD9854扫频信号源的设计

苏州大学应用技术学院 10电子（学号1016405013）黄海浩

【摘要】：

DDS技术是一种先进的频率合成技术，其主要优点是易于程控，相位连续，输出频率稳定度高，分辨率高。

DDS技术与计算机技术和微电子技术在测量仪器中的应用和发展而形成的信号源，具有输出频率稳定、准确，波形质量好和输出频率范围宽等一

系列独特的优点。

本文介绍的是一种通过PC机联合底层单片机STM32和DDS（AD9854）芯片实现正交扫频信号源的设计，能够输出双端口的正交信号，并可以设置幅度和频率。

【关键词】：

STM32；直接数字频率合成（AD9854）；频率；相位；幅度

[Abstract]:

DDSisanadvancedtechniqueonfrequencysynthesis,whoseprimaryadvantagesarecontrollingfacility,continuousphaseandfinefrequencyresolution.TheapplicationanddevelopmentofDDS,alongwiththetechniqueofcomputerandmicroelectronicsformulatesinglegenerator.Thissinglegeneratorhasaseriesofparticularvirtues,includingthestablefrequencyofoutput,highqualitywaveformandwidemodulationbandwidth.ThispaperintroducesadesignwhichismadebyaPC,combiningtherock-bottomSTM32MCUand（AD9854）DDSchiptorealizeorthogonalfrequencysweepsignalsource.Thisdesignisabletooutputportpairsoforthogonalsignal,andcansettheamplitudeandfrequency.

[Keywords]:

STM32 DDS（AD9854） Frequency Phase Amplitude

第26页

前言

当代电子系统常常需要产生如正弦波之类的稳定重复波形，在一些场合，还要求产生信号的频率能准确调节；甚至要求产生多路信号，而且这些信号之间的相位保持确定的关系。

DDS器件采用了高速数字电路和高速D／A转换技术，具备了频率转换时间短、相对带宽、频率分辨率高、输出相位连续和相位可快速程控切换等优点，可以实现对信号的全数字式调制。

而且DDS是数字化高密度集成电路产品，芯片体积小、功耗低，因此可以用DDS构成高性能频率合成信号源来取代传统频率信号源产品，适应潮流的需求。

本文对AD9854结构进行了系统分析，在此基础上重点介绍上位机的软件设计和信号源的设计，通过中断改变信号频率。

第1章 设计思想和方案

第1.1节总体设计思路

正交扫频信号源存在两级控制关系，即PC机对MCU的控制与MCU对DDS模块的控制。

PC机上用户软件通过中断按键控制着MCU，而MCU通过并行模式控制执行设备。

系统结构如图1-1所示

图1-1系统结构

第1.2节MCU控制器的选择

1.2.1.方案一：

AT89C51

AT89C51是一种带4K字节闪烁可编程可擦除只读存储器的低电压，高性能的CMOS8

位微处理器，该器件采用ATMEL高密度非易失存储器制造技术制造，与工业标准的MCS-

51指令集和输出脚兼容。

由于将多功能8位CPU和闪烁存储器组合在单个芯片内，

AT98C51是一种高效的控制器，但是其运行速度慢，集成度低，功能少，功耗高。

1.2.2.方案二：

STM32

STM32系列32位闪存微控制器使用来自于ARM公司具有突破性的Cortex-M3内核，该内核高集成度、高性能、低功耗、中断事件的响应比以往更迅速，具有出众的控制和联接能力。

STM32引入操作系统不仅在软件方面更加的方便安全高效，而且在硬件方面把LED等大量控制器集成到片子上，可以实现AT98C51不能完成的功能。

选方案二。

第1.3节信号发生器的选择

1.3.1.方案一：

AD9851

基于DDS技术的AD9851的扫描信号源，通过STM32对AD9851的频率控制字进行控制，产生扫描的正弦波。

AD9851是一种高度集成的、内部速度快、D/A转换器及比较器性能高的设备，其使一个数字可编程频率合成器和时钟发生器功能化。

当参照准确的时钟源，AD9851可产生一个频率和相位稳定且可数字化编程的模拟正弦波。

此正弦波可直接用作时钟源，在其内部转化为方波成为灵活的时钟发生器。

但是正交扫频信号源需要通过两片AD9851由STM32控制调整相位产生两路正交的正弦波，实现扫频结构以及编程偏复杂。

1.3.2.方案二：

AD9854

AD9854同样采用DDS技术能够满足高精度、高速度、高分辨率等要求，其输出效果好，内部高速、高性能的正交D/A转换器、比较器以及能实现数字合成的正交的I和Q路输出。

2个DAC都是差分电流型输出，都可以实现频率、幅度和相位的独立控制，完

成扫频、调制和OSK等功能。

一般情况下，DDS时钟的40％为实际输出波形的最高频率，正弦信号输出经过外部平滑滤波后，可以通过内部比较器转化成方波，用于时钟信号输出．正交扫频信号源由STM32控制单片的AD9854输出正交信号，编程方便，电路简单。

选方案二

第2章 DDS技术

第2.1节DDS概述

2.1.1.频率合成技术

频率合成技术在本世纪30年代开始提出，它的发展己经有70年的历史。

在这70年的历史中，大致可以分成三个发展阶段:

直接式频率合成技术，锁相环频率合成技术以及直接数字频率合成技术（DirectDigitalSynthesis，简称DDS）。

其中直接式频率合成的频率转换速度快，输出频带宽，可达上千兆赫，频率分辨率可达微赫兹量级，但由于非线性器件引入的杂波成分较多而且很复杂，因此需要大量的滤波器。

锁相环式频率合成结构简单、易于集成、输出频带宽、频谱纯度好，但锁相环本身是一个闭环的反馈系统，所以鉴相频率（频率分辨率）与频率转换时间的矛盾难以解决。

DDS完全不同于我们己经熟悉的直接频率合成技术和锁相环频率合成技术。

它是一种应用数字技术产生信号波形的方法。

DDS技术建立在采样定理的基础上，它首先对需要产生的信号波形进行采样和量化，然后存入存储器作为待产生信号波形的数据表。

输出信号波形时，电路在一个高稳定时钟信号控制下从数据表中依次读出信号波形的数据，产生数字化的信号，这个信号再通过

DAC转换成所需的模拟信号波形。

相对于其它信号波形产生技术，DDS技术具有输出信号的采样频率固定、频率稳定性高、信号频率转换时间短、输出相位连续、全数字化、可

编程和易于控制等优点。

其频率分辨率可以达到1-3Hz，甚至更低。

而且频率转换速度快，可小于100ns，特别适宜用在跳频无线通信系统。

其相位噪声主要决定于参考时钟振荡器。

目前，DDS系统的时钟频率己经超过了1.6GHz，其输出频率已高达800MHz。

除此之外，由于DDS技术是利用查表法来产生波形的，所以它也适用于信号发生器。

这是DDS技术

另一个非常重要的应用。

2.1.2.DDS基本原理

DDS的基本大批量是利用采样定量，通过查表法产生波形。

DDS的结构有很多种，其基本的电路原理可用图2-1来表示。

图2-1DDS基本电路原理

DDS中核心是一个相位累加器，它由N位加法器与N位累加寄存器级联构成。

工作

初系统将DDS输出频率对应的相位增量值M存储在频率控制寄存器中，每来一个时钟脉冲ƒ，系统从频率控制器中取出相位增量值K，并与累加寄存器输出的累加相位数据相加，把相加后的结果一方面送到累加寄存器的数据输入端，使加法器在下一个时钟脉冲的作

用下继续与相位增量值相加。

相位累加器的相位累加为循环迭加，这样使得输出信号的相位是连续的。

相位累加器进行线性相位累加，累加至满量时产生一次计数溢出，这个溢出率即为输出信号的频率。

频率控制字内的相位增加量越大，相位累加器的溢出率越高，输出信号的频率越高。

另一方面输入到正弦查询表的地址上。

正弦查询表包含一个周期正弦波的数字幅度信息，每一个地址对应正弦波0°-360°范围的一个相位点。

查询表把输入的地址相位信息映射成正弦波幅度信号，驱动D/A转换器将数字量形式的波形幅值转换成所要求合成频率的模拟量形式的波形。

低通滤波器用于滤除不需要的取样分量，以便输出频谱纯正的正弦波信号。

其信号波形的原理可用图2-2来表示

图2-2DDS产生的波形原理图

如果相位累加器的位数为N，频率控制字内的相位增量为K，参考时钟频率为ƒ，周期为T，每经过2N/K个参考时钟后回到初始状态，相应的正弦查询表经过一个循环回到初始，则

DDS系统输出信号的频率为:

ƒ0=ƒ*K/2N；输出信号的周期:

T0=T*2N/K；

输出信号的频率分辨率为:

Δƒ=ƒ/2N。

输出频率受抽样定理的限制最大只能达到参考时钟频率的一半。

DDS芯片的时钟由晶振提供，由于参考时钟频率固定，则输出信号中谐波频率固定，在整个频段内只需一个低通滤波器。

DDS系统的工作类似于数字分频电路，输出信号的频率稳定度等于参考时钟的频率稳定度，即可以达到晶振的频率稳定度。

数据表中的数字幅度信息受DAC分辨率的限制，一般都低于相位累加器的位数，所以取相位累加器的高位输出做数据表的地址输人。

这里以相位累加器的位数N=48，数据表的地址位为12位，即信号波形的存储点数为40%点来说明。

在相位增量K选不同的数值时，作为数据表地址输人的相位累加器高位输出变化不相同，相位累加器的累加结果所产生的影响也不相

同。

当相位增量K>236时，相位累加器每累加一次，用作数据表地址输人的相位累加器输出的高12位将发生变化，这样输出一个完整周期的波形点数就少于40