四路智力竞赛抢答器设计Word下载.docx
《四路智力竞赛抢答器设计Word下载.docx》由会员分享，可在线阅读，更多相关《四路智力竞赛抢答器设计Word下载.docx（21页珍藏版）》请在冰豆网上搜索。
年级10专业电子班级2班
学生姓名
王楷
学号
1025090234
选题
四路智力抢答器设计
选题性质
□设计□报告□其她
选题论证:
指导教师初审意见:
签名:
年月日
毕业设计工作领导小组审批意见:
毕业设计开题报告及进度要求
年级班级
指导教师
选题的目的与意义:
选题研究的主要内容与技术方案:
毕业设计工作时间
2012年9月1日至2012年10月20日
毕业设计工作日程安排
时间段
工作内容
9月1日-9月8日
选题、开题、制定任务、开题
10月20日
完成毕业设计
指导教师意见:
成果要求:
签字:
年月日
摘要
本文设计可供四人抢答的抢答器电路并对其进行仿真。
首先本文提出了一种控制以及计时电路的方案,并对其进行了论证。
设计方案先利用D触发器及优先编码器74LS148N组成的抢答电路实施抢答电路的运行,然后利用555集成电路构成秒脉冲发生器;
然后用其产生的矩形波触发倒计时计数器;
运用输出的进位电压控制计时器的停止,并发生警报。
然后用Multisim9对电路进行仿真与整体的性能指标测试。
经过测验,得到了比较符合要求的仿真结果。
关键字:
D触发器、优先编码器74LS148、七段显示译码器74LS48、555集成电路
绪论
关于这次设计的用于多人竞赛抢答的器件,在现实生活中很常见,尤其就是在随着各种智益电视节目的不断发展,越来越多的竞赛抢答器被用在了其中,这种抢答器的好处就是不仅能够锻炼参赛选手的反应能力,而且能增加节目现场的紧张、活跃气氛,让观众瞧得更有情趣。
可见抢答器在现实生活中确实很实用,运用前景非常广泛。
在知识竞赛中,特别就是做抢答题时,在抢答过程中,为了知道哪一组或哪一位选手先答题,必须要有一个系统来完成这个任务。
如果在抢答中,只靠人的视觉就是很难判断出哪组先答题。
这次设计就就是用几个触发器以及三极管巧妙的设计抢答器,使以上问题得以解决,即使两组的抢答时间相差几微秒,也可分辨出哪组优先答题。
本文主要介绍了抢答器的工作原理及设计,以及它的实际用途。
第1章方案与论证
1、1设计要求
1.设置一个系统清除与抢答控制开关S,该开关由主持人控制;
2.抢答器具有锁存与显示功能;
3.抢答器具有定时抢答功能,定时时间为60秒,当主持人启动"
开始"
键后,定时器进行减计时;
4.如果定时时间已到,无人抢答,本次抢答无效,系统报警并禁止抢答,定时显示器上显示00。
1、2方案论证
方案一:
用CD4511、CD4068各一个电阻,开关,三级管与二级管若干及七段显示器构成抢答电路。
本电路的控制方法就是利用开关进行输入编码当按键第一次就接下时,输出由1111110变为所接下的键值的BCD编码经40688输入与门与一个三级管控制后输出CD4511第五脚使其从底电平变为高电平,从而锁住CD4511,实现抢答功能。
计数器利用两个CD40110与CD4011组合成60秒的加法计数器。
此电路原理简单,制作方便,但显示不为倒计时,观瞧比较不方便。
方案二:
抢答电路由四个D触发器74LS74N,或非门4002BT,开关若干,优先编码器74LS148及七段显示器等组成。
本电路的控制方法就是利用开关进行高低电位的输入,当四个开关有一个有优先按下时,D触发器的输出端输出的高电位通过或非门进入其她D触发器的异步复位端从而使其她选手的输入信号锁存成无效。
倒计时电路由74LS192,七段显示器,及555定时电路组成。
此电路的设计虽然较复杂,但就是能很好实现所要求的功能。
通过比较二个方案的特点,本电路采用方案二！
智力竞赛抢答器的设计方框图如图1、1所示。
包括抢答器电路,秒脉冲发生器电路、计数器电路、译码与显示电路、报警电路与外部控制电路（辅助时序控制电路）等六个部分组成。
计时电路递减计时,每隔1秒钟,计时器减1。
其中抢答器,计数器与控制电路就是系统的主要部分。
抢答器电路完成抢答功能,计数器完成60秒计时功能,而控制电路完成计数器的直接清零、启动计数器、暂停/连续计数、译码显示电路的显示功能。
当计时器递减计时到零（既定时时间到）时,显示器上显示00,同时警报灯点亮。
图1、2、1智力竞赛抢答器电路原理框图
设计思路:
利用D触发器上的置位或复位实现抢答电路的信号的优先输入,通过优先编码器与显示译码器把优先抢答的选手号码显示出来;
由定时器发出的秒脉冲信号经过递减计数器,译码器,再由数码管显示出来,中间包括控制电路。
第2章单元电路设计
2、1抢答器按键保持与封锁电路
2、1、174LS74D触发器
74ls74双上升沿D触发器（有预置、清除端）,1CP、2CP时钟输入端,1D、2D数据输入端,1Q、2Q、1＿Q、2＿Q输出端,CLR1、CLR2直接复位端（低电平有效）,PR1、PR2直接置位端（低电平有效）。
负跳沿触发的主从触发器工作时,必须在正跳沿前加入输入信号。
如果在CP高电平期间输入端出现干扰信号,那么就有可能使触发器的状态出错。
而边沿触发器允许在CP触发沿来到前一瞬间加入输入信号。
这样,输入端受干扰的时间大大缩短,受干扰的可能性就降低了。
边沿D触发器也称为维持-阻塞边沿D触发器。
工作原理:
SD与RD接至基本RS触发器的输入端,它们分别就是预置与清零端,低电平有效。
当SD=0且RD=1时,不论输入端D为何种状态,都会使Q=1,Q=0,即触发器置1;
当SD=1且RD=0时,触发器的状态为0,SD与RD通常又称为直接置1与置0端。
我们设它们均已加入了高电平,不影响电路的工作。
工作过程如下:
（1）CP=0时,与非门G3与G4封锁,其输出Q3=Q4=1,触发器的状态不变。
同时,由于Q3至Q5与Q4至Q6的反馈信号将这两个门打开,因此可接收输入信号D,Q5=D,Q6=Q5=D。
（2）当CP由0变1时触发器翻转。
这时G3与G4打开,它们的输入Q3与Q4的状态由G5与G6的输出状态决定。
Q3=Q5=D,Q4=Q6=D。
由基本RS触发器的逻辑功能可知,Q=D。
（3）触发器翻转后,在CP=1时输入信号被封锁。
这就是因为G3与G4打开后,它们的输出Q3与Q4的状态就是互补的,即必定有一个就是0,若Q3为0,则经G3输出至G5输入的反馈线将G5封锁,即封锁了D通往基本RS触发器的路径;
该反馈线起到了使触发器维持在0状态与阻止触发器变为1状态的作用,故该反馈线称为置0维持线,置1阻塞线。
Q4为0时,将G3与G6封锁,D端通往基本RS触发器的路径也被封锁。
Q4输出端至G6反馈线起到使触发器维持在1状态的作用,称作置1维持线;
Q4输出至G3输入的反馈线起到阻止触发器置0的作用,称为置0阻塞线。
因此,该触发器常称为维持-阻塞触发器。
总之,该触发器就是在CP正跳沿前接受输入信号,正跳沿时触发翻转,正跳沿后输入即被封锁,三步都就是在正跳沿后完成,所以有边沿触发器之称。
与主从触发器相比,同工艺的边沿触发器有更强的抗干扰能力与更高的工作速度。
图2、1、174LS74逻辑图
表2、1、174LS74功能表:
输入
输出
PR
CLR
CLK
D
Q
1
×
H*
↑
Q0
图2、1、2按键保持与封锁电路
该电路可以完成两个功能:
一就是能够分辨出选手按键的先后顺序,并且能够锁存优先抢答选手的号码,同时译码显示电路显示编号;
二就是后面的选手按键操作将无效。
工作过程:
开关J6开启时,则输入为高电位“1”,经过四个或非门后变成低电位“0”。
则四个D触发器的异步复位端将触发器置“0”,抢答电路处于系统清零状态;
当J6闭合时,抢答电路处于工作状态。
当抢答开始,若J1先按键,则Q1端输出高电位“1”通过或非门变成低电位“0”,将其她D触发器置0,则抢答信号输出为“1110”（J4J3J2J1）,然后通过输出选手号码显示电路显示对应号码。
2、2选手号码显示电路
2、2、174LS148优先编码器
74LS148为8线－3线优先编码器,共有54/74148与54/74LS148两种线路结构型式,将8条数据线（0－7）进行3线（4-2-1）二进制（八进制）优先编码,即对最高位数据线进行译码。
利用选通端（EI）与输出选通端（EO）可进行八进制扩展。
管脚0－7编码输入端（低电平有效）,EI选通输入端（低电平有效）,A0、A1、A2三位二进制编码输出信号即编码输出端（低电平有效）,GS片优先编码输出端即宽展端（低电平有效）,EO选通输出端,即使能输出端。
图2、2、174LS148逻辑图
在实际工作中,同时有多个输入被编码时,必须根据轻重缓急,规定好这些控制对象允许操作的先后次序,即优先识别。
识别信号的优先级并进行编码的逻辑部件称为优先编码器。
编码器74LS148的作用就是将输入I0～I78个状态分别编成二进制码输出,它的功能表见表6-2,它的逻辑图见图6-2。
它有8个输入端,3个二进制码输出端,输入使能端EI,输出使能端EO与优先编码工作状态标志GS。
优先级分别从I7至I0递减。
表2、2、174LS148功能表:
E1
2
3
4
5
6
7
A2
A1
A0
GS
E0
（其中:
1为高电平,0为低电平,×
不定）
2、2、274LS248七段译码器
74LS248就是由与非门、输入缓冲器与7个与或非门组成的BCD-7段译码器/驱动器。
输出就是高电平有效。
7个与非门与一个驱动器成对连接,以产生可用的
BCD数据及其补码至7个与或非译码门。
74ls248管脚及功能:
（1）A、B、C、D就是BCD码的输
升级会员 