射频直采CNss多频点数字电路的设计方案与实现Word格式.docx
《射频直采CNss多频点数字电路的设计方案与实现Word格式.docx》由会员分享，可在线阅读，更多相关《射频直采CNss多频点数字电路的设计方案与实现Word格式.docx（6页珍藏版）》请在冰豆网上搜索。
GNSS；
FPGA；
DDR3；
滤波DesignandImplementationofMulti-frequencySysteminDirect-RFQuantizationGNSSSoftwareReceiverWEIWei（ChinaElectronicTechnologyGroupCorporation20thResearchInstitute,Xi’anShaanxi710086,China）【Abstract】Thispaperputsforwardamulti-frequencysignalacquisitionsystembasedonsamplingtechnologyofRFsatellitesignals,simplifyingRFfront-end,increasingthesamplingbandwidth,withoutmixing,multi-frequencysignalscanbesampledsimultaneously.AndthenentertheFPGAsamplingagaintofinishdigitaldownconversion,shuntsfiltering,finallytheprocedurewillbecachedintoDDR3,usingEthernettorealizethemulti-channelsignalsynchronousacquisition.ThismethodnotonlymakestheRFsystemsimpleandflexible,butalsoreducestheinterferencecausedbytheRFfront-end,achievingtheintegrityofthesignals,improvingthequalityofsamplingsignal.Theresultoftheexperimentshowsthatthesystemisabletocollectdatafrommultiplebandscontinuously,andverifiesthevalidityofthissystemthroughcapturingthesignalsofGNSS.【Keywords】Direct-RF;
GNSS;
FPGA;
DDR3;
Filter0引言随着电子技术和用户需求的快速增长，卫星导航技术已广泛应用于国计民生、社会发展的各个领域，并显现出巨大应用潜力。
国际四大系统都开始运营，我国的北斗系统建设发展已经有十几年之久，目前只是覆盖亚太区域的东南亚地区，为以后的全球系统建设奠定基础，北斗系统逐渐进入到各个领域，具有重要的军事战略意义和显著的经济效益。
利用多系统进行导航将有效地减小电离层时延误差，提高定位精度，在有遮挡的区域可以提高导航的连续性和有效性。
传统的导航接收机，射频前端需要多级混频、放大、滤波，混频器和放大器设计难度较大，如果在多频点和多系统接收机中，这个难度就更大，针对此问题，本文设计研究了射频直接采样GNSS数字电路，规避混频，简化系统结构，增加了系统的灵活性，在接收不同频段信号时,接收机只需要调整前端的滤波器和AD采样率。
1硬件平台设计在卫星导航接收机硬件思想描述上，为了保证信号完整性、实时性，按照软件无线电的设计思路，尽量让AD靠近天线端口。
若AD具有高增益、高灵敏度、高动态范围，那么前端的设计就可以简化，首先在射频前端用低噪放对信号进行放大、带通滤波，然后对多频信号进行分路滤波，再将滤波后的信号送至高速AD进行采样，通过FPGA进行缓冲和数据处理（FIR数字滤波及抽取），最后将数据封装成帧通过以太网口将数据打包送至上位机，上位机在物理层捕获以太网数据包，解析MAC地址将需要的数据存储到硬盘之中，最后通过软件利用采集到的数据进行捕获跟踪及定位解算，图1（a）为系统整体硬件平台的结构。
1.1射频前端设计目前，射频直接采样和数字下变频主要有2种实现方式：
一种是选择较高采样率对接收信号直接采样，利用抽取滤波（在FPGA上实现）方法降采样率的多系统多频点接收机，可以选用1600MHz的A/D采样速率（时钟上下沿同时采样可以达到3.2GHZ），由于受到硬件和布线水平的限制，此方法实现难度大；
另一种是选择较低的采样率，对几个窄带信号通过射频直接带通采样完成简单的数字下变频，而直采技术具备与模拟射频前端进行多级下变频具有一样的性能。
本文将采用前一种设计思路，选择合适的采样率对接收的多路导航信号进行直采，然后利用多相滤波器结构、积分梳状滤波器、半带滤波器与高阶FIR滤波器等技术设计抽取滤波网络，降低信号采样率，实现多频信号的分离和下变频。
ADC采样时钟来自于频率合成器输出的时钟，为了满足ADC对于采样时钟的相位噪声，本设计使用了10MHz的原子钟作为频率合成器输入，通过FPGA将频率配置成需要的频率，也可以由外部时钟源直接倍频输出。
前端需要将信号放大至ADC可以采样的电平，接收到的卫星导航信号能量约为-141dB，GNSS天线增益为50dB，前端的增益足够对信号采样。
（a）硬件系统平台（b）滤波结构1.2基于射频直接采样的采样频率选择带通采样定理在频分多路信号的编码、数字接收机的中频采样数字化中有重要的应用。
在系统设计中，使用带通采样定理对射频信号进行采样。
根据带通采样定理，采样率将只与信号带宽有关，与载波频率无关，这将使采样率大大降低。
采样率最低应不小于两倍频率，也可以说成要求是不低于各频带带宽和的两倍，计算公式如下：
当带通信号的频率分布在某一有限的频带（fL,fH）内，由于带通信号本身的带宽并不一定很宽B=fH-fL，那么可以运用带通采样定理完成对信号的采样。
针对表1中列出导航信号载频及信号带宽分布关系，首先确定合适的射频采样频率这对整个系统的设计至关重要。
1）利用数字混频的方法将采样频率降低到124MHz（多路信号带宽和），为了能够进行整数倍抽取，考虑选择124MHz的整数倍频率；
2）从图2上可以看到，低载频的5路导航信号L2C、E5b、E5a（L5）、L2P（Y）、E6信号的频谱相距很近，近似看为一个信号，记为A；
同理L1C/A（E1b/c）频点的信号看作另一个信号，记为B；
3）由于信号A的带宽较宽，为127.875MHz（1166.22MHz~1294.095MHz），用式（１）对其进行带通采样，然后，用相同的采样频率对信号B进行采样。
用此采样频率进行射频直接采样，可达到频谱无混叠。
并且进行D=3倍抽取后，即能降采样到124MHz。
采取分级抽取降采样率的方法可实现。
降采样后，信号A与信号B相距很远，仍然可以当作两个窄带信号来处理。
1.3降采样率抽取滤波器的选择在FPGA上实现降采样抽取滤波，滤波器选择窄带滤波器具有尖锐的截止特性（窄带电调滤波器）。
只有将带宽参数趋近于信号带宽，这样就不会发生信号混叠，影响信号质量。
AD采样率太高，由于FPGA的工作频率限制，必须降采样运行。
抽取就是把原来采样点按每隔D点生成新的序列，这样新的采样率就降为原来的1/D（D1），通过PLL将FIR的时钟分出不同的频率，用这个频率接收FIR输出的数据，即可以完成数字信号D倍的抽取，抽取后将大大减少数据量，降低处理难度。
设原始输入信号为X（n），抽取后的信号为XD（m），则抽取后的信号表示为：
XD（m）=X（mD）。
经滤波抽取信号频谱变为：
要不想产生混叠，可以进行如下操作，首先原始信号通过一个LDP数字低通滤波器（带宽为π/D），对原始信号进行滤波，使原始信号的频谱中只含有小于π/D的频谱存在，再进行D倍抽取，那么抽取后的频谱就不会发生混叠。
常用的抽取滤波器包括半带（HB）滤波器、积分梳状（CIC）滤波器。
HB滤波器是一种特殊的低通FIR数字滤波器，特别适合2倍抽取（D=2），并且HB滤波器的长度为奇数，其冲激响应h（k）为实数且为偶对称。
当实际的抽取倍数不是2的幂次方，此时就需要用到积分梳状滤波器进行3倍抽取。
1.4抽取滤波器的设计针对图（b）所示经直接采样后的导航信号频谱示意图，要实现多系统多频点的分离并且降采样。
由于信号A与信号B频谱相距较远远,采样后信号利用一级CIC滤波器级联实现3倍抽取，滤掉A信号，并且采样率变为124MHz。
将L2C信号频谱搬移到零频，再用一个FIR低通滤波器，滤除带外信号。
L1C/A信号的分离与降采样率实现同L2C信号。
对于A信号，将带通采样后的信号经过一个3阶高通滤波器后，滤除B信号，并进行抽取。
同理将E6信号频谱搬移到零频，使用一级CIC滤波器实现1倍抽取，再经过一级HB滤波器实现1倍抽取，再用FIR低通滤波器低通滤波，此时E6信号分离并且采样率降低为124MHz。
数字信号处理中滤波器是核心，单级CIC滤波器的旁瓣电平是比较大，低于主瓣13.46dB，通带纹波对主瓣的影响，阻带截止特性不够明显。
如果采用3级CIC滤波器级联，带通特性明显，阻带衰减可达到40dB以上。
几百兆或者几十兆的高速信号经过CIC滤波器抽取不会发生频谱混叠。
HB滤波器具有良好的通带抑制纹波小和阻带截止滚降特性明显。
以上两种滤波器的幅频特性由抽取次数和级联级数决定，滤波和降采样同时进行。
1.5其他核心器件两个DDR3即双倍速率同步动态随机存储器。
为了适应高速信号的采集存储，保证采集信号的完整性和存储的连续性。
系统使用了两片MICRON公司的高存储密度和高带宽的数据存储应用的理想选择。
在多频高速信号数字电路中，时钟电路是整个系统的最关键部件。
采样时钟的抖动和相位噪声会完整地传递给采样输出，从而影响系统的载噪比。
同步时钟依赖的时钟稳定度取决于时钟芯片的电源相噪。
本系统采样时钟由外部时钟源提供LVDS电平，因此不需要对输入时钟源进行电平转换及电路匹配设计，可以达到ADC的时钟输入要求。
选用TI公司的芯片对时钟电路进行管理，芯片传输延时75ps，周期间抖动0.5ps，可满足时钟分配及传输要求。
本系统采用MICREL公司的千兆以太网芯片，通过BEL公司的网口接插件（自带电平变压器），将采集的高速数据上传至PC上位机或者至下级的DSP处理实现面向对象的人机交互和显控。
以太网的PHY是直接连接到FPGA的内部ARM核，将采集处理数据封装成帧以MAC地址进行发送。
以太网参考时钟是25MHZ，可以倍频到千兆。
而到上位机进行数据获取时，FPGA发送数据时仅使用以太网的物理层，所以在PC主机抓包时仅需关注数据包的MAC地址信息即可，不需要再对TCP/IP协议进行分析和处理。
2仿真实验通过配置不同采样率，对实际卫星信号进行采集存储，利用快速捕获算法，对采集到的数据进行捕获处理，获得信号相关峰，如图3所示。
分析频率与码相位在二维搜索的影响，对1ms信号进行时域
升级会员 