数字电子技术模拟题一Word格式文档下载.docx

数字电子技术模拟题一Word格式文档下载.docx

《数字电子技术模拟题一Word格式文档下载.docx》由会员分享，可在线阅读，更多相关《数字电子技术模拟题一Word格式文档下载.docx（24页珍藏版）》请在冰豆网上搜索。

A、16B、2C、4D、8

6．在下图所示电路中，能完成逻辑功能的电路有（）。

A、B、C、D、

7．函数F=C+AB+，无冒险的组合为（）。

A、B=C=1B、A=0，B=0C、A=1，C=0D、B=C=O

8．存储器RAM在运行时具有（）。

A、读功能B、写功能C、读/写功能D、无读/写功能

9．触发器的状态转换图如下，则它是：

（）

A、T触发器

B、RS触发器

C、JK触发器

D、D触发器

10．将三角波变换为矩形波，需选用（）

A、多谐振荡器B、施密特触发器

C、双稳态触发器D、单稳态触发器

二、判断题（1×

（）1、在二进制与十六进制的转换中，有下列关系：

（1001110111110001）B=（9DF1）H

（）2、8421码和8421BCD码都是四位二进制代码。

（）3、二进制数1001和二进制代码1001都表示十进制数9。

（）4、TTL与非门输入采用多发射极三极管，其目的是提高电路的开关速度。

（）5、OC与非门的输出端可以并联运行，实现“线与”关系，即L=L1+L2

（）6、CMOS门电路中输入端悬空作逻辑0使用。

（）7、数字电路中最基本的运算电路是加法器。

（）8、要改变触发器的状态，必须有CP脉冲的配合。

（）9、容量为256×

4的存储器，每字4位，共计256字，1024个存储单元。

（）10、自激多谐振荡器不需外加触发信号，就能自动的输出矩形脉冲。

三、分析计算题（7×

6分）

1、如果的最简与或表达式为是否存在约束条件？

如果存在，试指出约束条件。

2、下图为双4选1数据选择器构成的组合逻辑电路，输入量为A、B、C，输出逻辑函数为F1，F2，试写出F1、F2，逻辑表达式。

3、用一片74138译码器和门电路实现全加器，写出真值表，画出电路图。

4、分析下图所示电路的逻辑功能，并将结果填入下表。

5、电路如下图所示，设起始状态Q2Q1=00，问经过系统时钟信号3个CP脉冲作用后，Q2Q1处于什么状态？

并画出Q2Q1的波形。

6、图示电路是PAL的一种极性可编程输出结构，若要求，试用符号“×

”对该电路矩阵进行恰当的编程。

四、设计题（共2小题，1小题12分，2小题8分，共20分）

1、试用正边沿D触发器和门器件设计一个状态转换如0→2→4→1→3的模5同步计数器。

并检查电路的自启动能力。

2、用两片74LS290异步十进制计数器芯片设计一个60进制计数器的电路,画出电路连接图。

附：

74LS290集成芯片功能表

CP

R01

R02

R91

R92

功能

×

1

任一为0

清0（QDQCQBQA=0000）

任意

置9（QDQCQBQA=1001）

↓

计数

五、综合题（8分）

试用8选1数据选择器74151和四位同步二进制加法计数器74LS161芯片设计序列信号发生器，序列信号为11001101（左位在先），画出电路连线图。

附74LS161四位同步二进制加法计数器芯片功能表。

《数字电子技术》模拟题二

1．在下列数据中，数值最小的是（）

A、59HB、130OC、1010111BD、100101118421BCD

2．函数的标准与或表达式是（）

A、F=∑m（0,1,3,4,7,11,13,15）B、F=∑m（0,1,6,7,8,9,10,11）

C、F=∑m（0,1,6,7,12,13,14,15）D、F=∑m（0,1,4,7,12,13,14,15）

3．典型的五管TTL与非门，输入端采用多发射极三极管是为了：

A、放大输入信号B、实现或逻辑

C、提高带负载能力D、提高工作速度

4．电路由TTL门电路组成,F的逻辑表达式是（）。

A、

B、

C、

D、

5．为实现“线与”的逻辑功能，应选用：

A、与门B、与非门C、传输门D、集电极开路门

6．下列哪类触发器有一次变化现象（）。

A、同步RS触发器B、主从JK触发器C、边沿JK触发器D、边沿D触发器

7．集成十进制加法计数器初态为Q3Q2Q1Q0=1001,经过5个CP脉冲后,计数器状态为（）

A、0000B、0100C、0101D、1110

８．下面说法错误的是（）

A、RAM分为静态RAM和动态RAMB、RAM指在存储器中任意指定的位置读写信息C、译码电路采用CMOS或非门组成

9．用容量为16K×

8位存储芯片构成容量为64K×

8位的存储系统，需（）片16K×

8位存储芯片,需（）根地址线,（　　　　）根数据线。

A、4,16,8B、4,14,8C、2,16,8D、2,14,16

10．集成单稳态触发器的暂稳态维持时间取决于（）。

A、R、C元件参数B、所用门电路的传输延迟时间

C、触发脉冲持续的时间D、器件本身的参数

（）1、8421码和8421BCD码都是四位二进制代码。

（）2、二进制数代码1000和二进制代码1001都可以表示十进制数8。

（）3、保险库有一把锁，A、B两名经理各有一把钥匙，必须两名经理同时在才能开锁。

用F表示打开保险库锁的状态，F的逻辑表达式为：

（）4、TSL门输出有三种状态。

（）5、TG门只用于数字信号的传输。

（）7、要改变触发器的状态，必须有CP脉冲的配合。

（）8、掩膜ROM只能改写有限次。

（）9、将三角波变换为矩形波，需选用施密特触发器。

（）10、矩形脉冲只能通过自激振荡产生。

三、分析计算题（1-5小题每题8分，6小题10分，共50分）

1、电路如图所示：

（1）、按图直接写出Y的表达式

（2）、根据反演规则写出Y的反函数

（3）、根据对偶规则写出Y的对偶式

（4）、写出Y的最简与或表达式

2、组合逻辑电路输入（X、Y、Z）输出（L）波形如图所示，分析该电路的逻辑功能。

并用最少的两输入与非门实现（无反变量输入）

3、已知某触发器的状态转换图，写出此触发器的特性方程，并用D和JK触发器实现它。

4、电路由JK触发器及与非门构成，试写出特性方程、驱动方程和状态方程。

该电路若在K输入处以置0代替Qn，则电路功能是否会改变？

5、图示电路是PAL的一种极性可编程输出结构，若要求，试用符号“×

6、由集成四位比较器74LS85和集成计数器74LS161构成一个定时电路如图所示，Z是信号输出端。

比较器A3A2A1A0预置为1001，计数器的数据输入端DCBA预置为0010，试问：

（1）当Z接在LD端时（RD置1），一个Z脉冲周期内包含多少个时钟脉冲CP？

（2）当Z接在RD端时（LD置1），一个Z脉冲周期内又包含多少个时钟脉冲CP？

简单写出分析过程

四、设计题（10×

2分）

2、试用正边沿JK触发器和门器件设计一个模可变同步减计数器。

当X=0时M=3；

当X=1时，M=4。

检查电路的自启动能力。

2、用两片74LS290（异步二-五-十进制加计数器）芯片设计一个54进制加计数器,画出电路连接图。

《数字电子技术》模拟题三

一、选择题（2×

1、F=AB+CD的真值表中，F=1的状态有：

a、2个b、4个c、6个d、8个

2、在系列逻辑运算中，错误的是：

a、若A=B，则AB=Ab、若1+A=B，则1+A+AB=B

c、A+B=B+C，则A=Cd、都正确

3、双输入CMOS与非门如右图，输出Z为：

a、Z=Ab、Z=c、Z=0d、Z=1

4、欲使一路数据分配到多路装置应选用带使能端的：

a、编码器b、译码器c、选择器d、比较器

5、JK触发器在CP脉冲作用下，欲使Qn+1=1，则必须使：

a、J=1，K=0b、J=0，K=0c、J=0，K=1d、J=1，K=1

6、触发器的状态转换图如下，则它是：

a、RS触发器b、D触发器

c、JK触发器d、T触发器

7、将三角波变换为矩形波，需选用：

a、施密特触发器b、多谐振荡器

c、双稳态触发器d、单稳态触发器

8、如图所示时序逻辑电路为（）。

a、移位寄存器

b、同步二进制加法计数器

c、异步二进制减法计数器

c、异步二进制加法计数器

9、逻辑电路如图所示，当A=“0”，B=“1”时，脉冲来到后触发器（）。

a、置“0”b、保持原状态c、置“1”d、具有计数功能

10、如图所示逻辑电路为（）。

a、同步二进制加法计数器

b、异步二进制加法计数器

c、同步二进制减法计数器

d、异步二进制减法计数器

二、判断题（2×

（）4、TTL与非门输入采用多发射极三极管，其目的是提高电路的抗干扰能力。

（）6、在具有三组与输入端的与或非门中，当只使用其中的两组与输入端时，余下的一组与输入端应接高电平。

三、化简逻辑函数（12分）

1、（6分）用公式法：

2、（6分）用卡诺图法：

四、组合逻辑电路（18分）

1、设有一组合逻辑部件，不知内部结构，测得其输入波形A，B，C与输出波形L如图所示，1）试列写出真值表；

2）写出逻辑表达式；

3）画出由74138译码器构成逻辑图。

（本大题10分）

2、下图为双4选1数据选择器构成的组合逻辑电路，输入量为A、B、C，输出逻辑函数为F1，F2，试写出F1，F2，逻辑表达式。

（8分）

五、时序逻辑电路（20分）

1.（8分）设负边沿JK触发器的初始状态为0，CP、J、K信号如图所示，试画出Q