完整版24G射频低噪声放大器毕业设计Word下载.docx
《完整版24G射频低噪声放大器毕业设计Word下载.docx》由会员分享，可在线阅读，更多相关《完整版24G射频低噪声放大器毕业设计Word下载.docx（59页珍藏版）》请在冰豆网上搜索。
本文使用的差分电路结构只进行了电路级的仿真，而折叠式的共源共栅电路进行了电路级的仿真、版图设计、版图参数提取、电路版图一致性检查和后模拟，完成了整个低噪声放大器的设计流程。
折叠式低噪声放大器的仿真结果为：
噪声系数NF为1.30dB，反射参数S11、S12、S22分别为-21.73dB、-30.62dB、-23.45dB，正向增益S21为14.27dB，1dB压缩点为-12.8dBm，三阶交调点IIP3为0.58dBm。
整个电路工作在1V电源下，消耗的电流为8.19mA，总的功耗为8.19mW。
所有仿真的技术指标达到设计要求。
关键字：
低噪声放大器；
噪声系数；
低电压、低功耗；
共源共栅；
噪声匹配
ABSTRACT
Inrecentyears,electronicswithbatterysupplyarewidelyused,whichcriesforadoptinglowvoltageanalogcircuitstoreducepowerconsumption,solowvoltage,lowpoweranalogcircuitdesigntechniquesarebecomingresearchtechniquesforinductivelydegeneratedcascodeCMOSlow-noiseamplifiers（LNAs）withon-chipinductors.Anditreviewsandanalyzessimultaneousnoiseandinputmatchingtechniques（SNIM）.Basedonthenoiseparameterequations,thispaperprovidesclearunderstandingofthedesignprinciple.Inordertoachievelow-voltage,lownoise,specifications,inthispaperbythreedesigntechnology.Firstly,usingMatlabtoolanalyzesnoisefigurebasedonpower-constrained,andobtaintheoptimumtransistorsize.Secondly,designafolded-cascode-typeLNAtoreducethepowersupper.Third,throughtheoreticalanalysisofLinearandcombinesimulationmethods,Iobtainafinaldesignofatheotherside,inordertoimprovetheradiofrequencyintegratedcircuitdeviceparametersofflexibility,thispaperpresentsadifferenceinthestructureinthefourthchapter.Theproposedcircuitdesignisrealizedusingcsm25RF0.25μmCMOStechnology,simulatedwithCadencespecterRF.
Basedoncsm25RF0.25μmCMOStechnology,theresultingdifferentialLNAachieves1.32dBnoisefigure,-20.65dBS11,-24dBS22,-30.27S12,14dBS21.TheLNA'
s1-dBcompressionpointis-13.3dBm,andIIP3is-0.79dBm,withthecorecircuitconsuming8.1mAfroma1Vpowersupply.
Keywords：
low-noiseamplifier（LNA）；
noisefigure；
lowvoltagelowpower；
cascode；
noisematching
第一章绪论1
1.1课题背景1
1.2研究现状及存在的问题2
1.3本论文主要工作3
1.4论文内容安排3
第二章射频电路噪声理论和线性度分析4
2.1噪声理论4
2.1.1噪声的表示方法4
2.1.2本文研究的器件噪声类型5
2.1.2.1热噪声5
2.1.2.2MOS噪声模型6
2.1.3两端口网络噪声理论7
2.1.4多级及联网络噪声系数计算9
2.2MOSFET两端口网络噪声参数的理论分析10
2.3降低噪声系数的一般措施13
2.4MOSLNA线性度分析14
2.4.11dB压缩点14
2.4.2三阶输入交调点IIP316
2.4.3多级及联网络线性度表示方法（起最重要作用的线性级）17
2.5小结18
第三章CMOS低噪声放大器的设计理论推导20
3.1LNA设计指标20
3.1.1噪声系数20
3.1.2增益20
3.1.3线性度20
3.1.4输入输出匹配21
3.1.5输入输出隔离21
3.1.6电路功耗21
3.1.7稳定性21
3.2CMOSLNA拓扑结构分析21
3.2.1基本结构及比较21
3.2.2源极去耦与噪声、输入同时匹配（SNIM）的设计22
3.2.3共源共栅电路结构（cascode）27
3.2.4功率限制的单端分析—获得最佳化的宽长比29
3.3其它改进型电路比较31
3.4偏置电路的设计33
3.5cascode设计结论34
第四章2.4GHzLNA电路设计35
4.1工艺库的元器件35
4.2差分cascode电路35
4.2.1差分电路的设计35
4.2.2差分电路的电路极仿真37
4.3单端cascode电路39
4.3.1单端电路的设计39
4.3.2单端电路的电路级仿真42
4.3.3单端电路的版图设计、提取及后模拟45
4.4电路级仿真和后模拟仿真总结48
4.5与其它电路的比较49
结束语50
致谢51
参考文献52
附录A二端口网络的噪声理论补充53
附录BS参数与反射系数55
B.1双端口网络S参数55
B.2反射系数与S参数的关系56
B.3其它参数与S参数的关系57
附录C电感源极负反馈共源电路噪声推导58
附录DMatlab程序62
第一章绪论
1.1课题背景
在最近的十多年来，迅猛发展的射频无线通信技术被广泛地应用于当今社会的各个领域中，如：
高速语音来，第3代移动通信（3G）、高速无线互联网、Bluetooth以及利用MPEG标准实现无线视频图像传输的卫星电视服务等技术是日新月异，无线通讯技术得到了飞速发展，预计到2010年，无线通信用户将达到10亿人[1]，并超过有线通信用户。
这种潜在的市场造成了对射频集成电路的巨大需求。
原来的混合电路由于不能满足低成本、低功耗和高集成度的要求，而必然要被集成度越来越高的集成电路所取代，并最终形成单片射频收发机芯片。
典型的射频收发设备除了对功耗、速度、成品率等性能的要求外，还要考虑噪声、线性范围、增益等指标。
在硅CMOS，BiCMOS、双极工艺、GaAsMESFET，异质结双极晶体管（HBT），GeSi器件等众多工艺中，虽然硅CMOS的高频性能和噪声性能不是最好的，但是由于它的工艺最为成熟、成本最低、功耗最小、应用也最为广泛，且随着工艺水平的不断提高，硅CMOS的频率特性和噪声特性正在逐渐得到了改善。
重要的是，只有采用硅CMOS工艺才能最终实现单片集成。
因此，CMOS射频集成电路是未来的发展趋势[1]。
近几十年来，世界各国的研究人员在CMOS射频集成电路的设计和制作方面进行了大量的研究和探索，使CMOS射频集成电路的性能不断得以改善。
乐观的估计，在最近几年里，CMOS射频集成电路将彻底改变无线通信的面貌。
射频接收机通常有四种结构：
超外差结构、直接变频结构、宽中频变频结构、和低中频变频结构。
这四种结构各有优点和缺点，接收机的结构由系统指标决定，包括系统工作频率、接收机动态范围、功耗和集成度等。
图1-1所示为超外差接收机的系统框图。
这是较为常用的射频接收机结构。
一个完整的射频收发系统包括RF前端和基带处理部分，RF前端又称作接收器，它决定着整个系统的基本性能指标，如误码率、发射功率、信道的抗干扰能力等。
而低噪声放大器（LNA）是RF前端的最前端，它直接感应天线接收到的微弱信号，并对其放大，然后传递给后级进行处理，是整个接收通道最为关键的模块之一。
因此，本文主要研究2.4GHzLAN在功耗限制和低电压条件下获得低噪声、高线性度的方法。
图1-1超外差接收机的系统框图[2]
1.2研究现状及存在的问题
近年来，射频集成电路（RFIC）的应用和研究得到了飞速的发展，CMOS射频集成电路的研究更是成为该领域的研究热点。
低噪声放大器是射频接收机中的一个关键，它位于接收机系统的第一级，决定着接收机系统的整体噪声系数。
在CMOS射频接收前端，低噪声放大器大约占前端功耗的一半左右，由于低功耗和低噪声是一对矛盾，在设计时需要权衡考虑[3]。
现在几个应用比较多的无线频段有欧洲433MHz的ISM段，应用于手机GSM的900MHz和1.8GHz，应用于蓝牙（Bluetooth）的2.4GHz，以及应用于WLNA的2.4GHz和5GHz，这些频率都可以用目前的CMOS工艺来实现，目前已有相应的少量产品问世。
由于CMOS射频集成电路是一门比较新的研究领域，国外也是刚刚起步，这对国内的集成电路行业是一个很好的发展契机。
但是，目前仍然有许多问题需要研究和解决，尤其是射频MOS管的建模问题以及高性能电感的实现。
一方面是MOS管、片上电感、电容、衬底的寄生参数的提取问题，另一方面是这些参数随偏置条件和特征尺寸的缩小而变化的问题。
对这些问题的研究和解决，将极大地降低射频集成电路的设计难度。
电感和电容是射
升级会员 