最新改善81系统用电效率的微控制器 精品.docx
《最新改善81系统用电效率的微控制器 精品.docx》由会员分享,可在线阅读,更多相关《最新改善81系统用电效率的微控制器 精品.docx(7页珍藏版)》请在冰豆网上搜索。
最新改善81系统用电效率的微控制器精品
改善8051系统用电效率的微控制器
摘要一种改进架构的高性能8051设计、外围功能集成、选用合适的时钟源以降低功耗;并介绍节省电能的软件技术及采用待机模式降低功耗的技巧。
关键词停机模式空闲模式功率管理模式便携式产品的功能和性能日新月异。
范文先生网收集整理消费者对产品性能的要求也越来越高,需要更强大的运算能力支持;另一方面,希望产品具有更低的功耗。
尽管已经出现了很多功耗处理器,但它们的性能通常很有限。
公司的系列高速微控制器在性能和功耗之间取得了一个很好的折衷,采用了8051架构——世界上最流行的微控制器之一。
简单易用、丰富的资源使这种微控制器深受设计者的喜爱,并被广泛接受。
它的流行势头已蔓延到了便携式领域,在很多应用中都有其用武之地。
本文旨在探讨使用8051控制器时,如何降低功率的消耗,重点介绍一种改进架构的高性能8051设计。
1时钟频率任何微控制器设计中,决定功耗的一个首要因素就是系统的时钟频率。
互补金属氧化物半导体工艺的器件功耗直接正比于时钟频率。
因此,从省电的角度考虑,将处理器运行于尽可能低的频率比较有利。
图1表示一个普通的8051微控制器的典型功率曲线,一个被所有便携系统设计得所熟知的关系。
一般来讲,电流随频率的变化曲线为线性,具有一定的偏移。
这个静态电流由片由的静态电路所消耗,例如比较器、运算放大器等。
其数值一般很小任何功率受限的设计都应该考虑采用尽可能慢的运行速度。
决定最低系统频率,也就是最低功耗的,有很多因素,包括期望得到的系统性能、中断响应延尽等。
不管采用什么标准,最终目标是相同的使器件的工作频率尽可能地靠近应用的需求。
2高速内核要降低基于8051系统的功率消耗,最直接的办法就是改善微控制器的效率。
8051最初的设计采用了一个12时钟周期、每机器周期两次取指的架构。
然而,高速微控制器采用的是每机器周期4个、甚至1个时钟的内核。
它们具有更高的运算效率,执行一个指令需要很少的时钟周期,具有更快的运行速度和更高的时钟频率。
尽管高速核的优势通常考虑其处理能力,它们在降低功耗方面有很重要的意义。
当处理器的运行指令经过优化后,执行同一任务所需的时间很短。
很多便携式产品工作在猝发模式,其特点是只很短的活动时间,例如记录环境数据或扫描一个条码,而在随后的很长时间内都处于非活动状态。
减少处理器的活动时间可以相应地降低功耗。
效率提升带来的另一个好处是,获得相同的性能所需的时钟频率可以更低。
如果一个经过重新设计的内核采用4时钟机器周期而非12时钟,这就意味着完成同样的工作,只需更低的晶振频率。
由于功率正比于晶振频率,这样,不必牺牲性能即可降低功耗。
图2显示三种微控制器以同样的速度完成同一任务时的功耗情况。
其中两种是标准803的衍生产品一种是工作于每机器周期12个外部时钟方式;另外一种是80320微控制器,工作于4时钟机器周期。
测出各个器件的消耗电流,然后进行对比,保守地估计80320具有25025倍的速度提升。
正如图2所显示的,每周期时钟数减少后的处理器内核工作于同样的吞吐率时,消耗的电流显著降低,高速运行时尤其显著。
3集成化将外围功能集成于芯片内部是节省电能的方法之一。
在向芯片外部驱动一个信号时,每周期时钟数减少后的处理器内核工作于同样的吞吐率时,以便驱动外部负载和补偿损耗。
开关功率是数字信号过渡过程中消耗的功能。
开关功率可根据下面的公式估算∝21其中是接收门输入电容和连线电容的总和,是时钟信号周期。
一个门的典型输入电容为
10。
尽管很难精确计算出系统的开关功率,但有一点是显然的,每个额外的外部负载或引脚都会给微控制器造成额外的功耗。
基于微控制器的系统通常都会有一定数量的外围器件,例如从餐部的和上电昨位电路到看门狗定时器。
8051系列的优势之一便是将大量的外围功能集成于片内。
除了减少元件数量、简化设计外,外围功能的集成化也有利于降低功耗。
可以认为任何外围器件的核心功能消耗的功率是相同的,与它位于处理器的内部还是外部没有关系。
然而,将功能放在片内无疑节省了驱动外部总线所需的开关功率。
31内部程序存储器8051另外一个通常不被视作外设功能单元是程序存储器。
所有8051的衍生产品都包含了不同容量的片内程序存储器。
这是许多系统设计所期望的,以便减少外围元件数量和印制板面积,同时改善了便携系统的电源寿命。
正如前面提到的,集成的程序存储器由于免去了外部总线驱动,因而降低了功耗。
采用片内存储器还有另外一个省电的原因。
8051架构必须采用一个74373类型的锁存器,以便锁存低字节地址。
图3显示采用内部和外部程序存储器时的功耗情况对比。
前者采用87520高速微控制器和一个74573锁存器,以及一片27256,访问时间70。
第二个系统采用同样的微控制器,工作于内部存储器。
两个系统均工作在110592,执行一个简单、普通的程序。
从图3可以明显看到,高频运行的系统中省掉外部和锁存器后,可节省多达49的电流。
32内部数据存储器如前所述,采用片内存储器取代外部能够节省电能。
8032衍生产品具有扩充了的临时存储器256字节,足够小的程序的堆栈操作和数据存储,不必外接。
对于需要更多数据存储器或设置外部堆栈的设计,还需要额外的。
虽然可以找到低功耗的,在考虑它所带来的功耗时,还应将相关的74373系列锁存器、驱动外部总线的容性损耗等一并考虑在内。
4时钟源影响功耗的另一个重要的系统元素是时钟源。
标准8051设计通常采用内部振荡器激励一个外部石英晶体产生时钟,或者采用外部晶体振荡器。
如果采用外部晶体振荡器,时钟的波形会影响到功耗。
如果采用外部晶体振荡器,时钟的波形会影响到功耗。
1引肚子内的输入级用来将外部时钟信号输入8051内核,通常采用互补式驱动器。
随着输入时钟在高、低电平之间的跳动,驱动器中的互补对管会有一个短时间的同时开通过程,造成显著的电流浪涌。
对于矩形波来说,高、低状态之间的过渡过程非常短暂,两管同时开通的时间最短。
对于上升和下降时间比较长的波形,例如正弦或三角波,过渡过程比较长,驱动器两管同时开通的时间也更长。
这将会增加电流和功耗。
图4表示电流消耗和波形的关系。
时钟源是一个可编程波形发生器,可以产生正弦波、三角波或方波。
图4显示的电流是4个器件的平均值,包括传统的和改进的高速处理核。
比较发现电流消耗直接正比于时钟波形的上升和下降时间。
三角波具有最小的斜率,而矩形波斜率最大。
采用矩形波时的电流平均要比三角波低075。
这预示着在用外部时钟振荡器时,采用上升和下降时间更快的振荡器将有利于降低电流功耗。
这一点在较低频率下尤为重要,此时器件需要花费更多的时间用于过渡过程。
有些8051衍生产品包含了一个片内的环形振荡器。
通常是一串反相器,脉冲在其中传播。
它可以提供一个2~4的内部时钟源,驱动器件。
由于不需要使用晶体,这种振荡器是功耗很低的时钟源。
从87520高速微控制器的特性可以看出,工作于环形振荡器时,能够提供等同于78051的性能,而功耗仅有36。
虽然环形振荡器没有压电式晶体那样稳定,它们的低拉耗以及可以忽略的上电延迟在功率管理方面占有显要位置。
5时钟管理微控制器的工作频率是影响器件功耗最重要的一个因素。
虽然系统的时钟频率主要取决于硬件配置,8051还是提供了一些有限的控制手段。
这些手段减缓或终止器件全部或部分单元的工作时钟。
传统的8051架构采用了两种控制方法空闲和停机。
51改善停机模式停机模式是8051设计得所能利用的最低功耗状态。
在该模式下,内部振荡器停振,器件中止工作。
脱离停机模式通常靠外部复位。
某些变种也可以通过外部中断退出停机模式。
停机模式有一个缺点,就是在晶振恢复工作的一个死时间内的功耗问题。
晶体振荡器的工作依赖于石英晶体
的振动。
物理层限性决定了晶体振荡器必须有一个确定的时间,才能达到足够的振荡器幅度来驱动器件工作。
这个预热过程不管采用内部振荡器还是外部振荡器都会存在。
时间大约在3~12,与晶体和振荡器的性能有关。
预热过程对于功耗的作用在于,在此阶段器件不执行任何有用的工作,但仍要消耗功率。
如果器件频繁地进入和退出停机模式,或者退出停机模式后只执行很短时间的任务,这种效应会变得格外显著。
事实上,如果任务非常短图5表示两个系统退出停机模式并执行一个短任务时的工作情况。
其中一个器件包含一个内置的环形振荡器,另一个使用传统的外部晶振。
没有环形振荡器的器件必须经历一个晶振预热期。
在此期间器件不断地消耗功率,却没有做任何有用的工作。
第二个器件是一片87520高速微控制器,片内包含一个环形振荡器。
这就允许器件在退出停机模式时能立即恢复工作。
在本例中,程序执行4以内,间隔大约为2。
正如图5所看到的,当需要退出停机模式执行短任务时,采用环形振荡器可以大幅减少能量消耗。
某些应用中,在退出停机模式后不久,要求时钟具有晶振的稳定度。
这种情况下,环形振荡器仍不失其优越性。
紧随着停机模式的退出,控制器应该立即启动是晶体振荡器。
随后可以在晶振的预热期控制器初始化一些必要的数据或寄存器。
多数高速微控制器可以用一个状态位来标示晶体振荡器是否达到稳定。
一旦完成了晶振代码的初始化进程,软件可以查询状态位,以决定是否着手高精度定时操作。
另外一个改善停机模式效率的方法是采用中断而不是复位方式来唤醒控制器。
这种方式使处理器能够紧接着设置位的指令立即恢复工作,而不是从复位向量重新启动。
这样就免去了对复位原因的判断,允许处理器在最短的时间内开始有用的工作。
52空闲模式空闲模式是早期8051架构使用的第二个时钟管理模式。
该模式中止了的运行,但片内的通用定时器保持工作。
在功率敏感的应用中,这个定时器被用于周期性地唤醒处理器去执行任务,或者去判断是否该执行某个任务。
由于标准的8051定时器为16位,采用16的时钟频率时,最大定时周期只有31。
如果需要更长的周期,就需要定时器多次溢出。
这会消耗额外的功率,因为处理器必需频繁地恢复全速工作来累积计数,但没有执行任何有用的工作。
对于比较长的周期,最好采用比较长定时周期的内部定时器。
有些8051衍生产品包含了一个看门狗定时器,也可被用来唤醒处理器。
看门狗定时器可被编程为比较长的定时,可达256个时钟周期。
在16的频率下能够提供42的最长延时。
假设某应用希望每幅3从低功耗状态唤醒,去执行任务。
如果采用内部定时器去定时,处理器将不得不退出空闲模式96闪而不作有用的工作。
如果采用长定时周期的看门狗定时器,则处理器只需要在执行任务的时候退出空闲状态,完成任务后再次到低功耗状态。
还有一个选择就是采用带有实时时钟的微处理器。
87530高速微处理器内置的能够产生周期长达24小时的闹钟信号。
由该闹钟产生的内部中断可将处理器从空闲或停机模式中唤醒。
利用退出停机模式对于需要长时间挂起的系统来讲是最为有效的方式。
6功率管理模式尽管空闲模式通过挂起运行程序而使功耗得以降低,内部定时器仍在