基于FPGA的多路数字抢答器的设计Word文件下载.docx

基于FPGA的多路数字抢答器的设计Word文件下载.docx

《基于FPGA的多路数字抢答器的设计Word文件下载.docx》由会员分享，可在线阅读，更多相关《基于FPGA的多路数字抢答器的设计Word文件下载.docx（16页珍藏版）》请在冰豆网上搜索。

2.1FPGA的简介.....3

2.1.1FPGA的发展与趋势.........3

2.1.2FPGA的工作原理及基本特点4

2.1.3FPGA的开发流程...5

2.1.4FPGA的配置...6

2.2软件介绍...............7

2.2.1VerilogHDL的介绍....................7

2.2.2QuartusII软件....................8

第三章数字抢答器系统设计方案和主要模块11

3.1功能描述及设计架构......11

3.2抢答器程序流程图以及各模块代码分析13

3.2.1抢答器程序结构及主程序流程图13

3.2.2秒分频模块15

3.2.3倒计时以及倒计时剩5S时报警模块17

3.2.4倒计时显示及倒数计时设置显示模块.....................20

3.2.5选手号显示及违规报警模块.............................26

3.2.6倒计时设置模块.......................................30

3.2.7顶层模块.............................................35

3.3硬件电路37

3.3．1按键电路图...........................38

3.3．2数码管显示电路图.....38

3.3．2蜂鸣器电路图.........................................39

第四章管脚分配及功能...........................................40

第五章总结...................41

参考文献43

第一章绪论

1.1课题研究背景

随着社会的发展，各种竞赛比赛日益增多，抢答器以它的方便快捷、直观反映首先取得发言权的选手等优点，深受比赛各方的辛睐，市场前景一片大好。

另一方面随着电子科技的发展，抢答器的功能以及实现方式也越来越多，产品的可靠性以及准确性也越来越强。

能够实现多路抢答器功能的方式有很多种，主要包括前期的数字电路、模拟电路以及数字电路与模拟电路组合的方式，但是这种方式制作过程比较复杂，并且可靠性准确性不高，研发周期也比较长。

目前对于抢答器的功能描述，如涵盖抢答器、选手答题计时、限时抢答以及犯规组号抢答器具有抢答自锁，暂停复位、电子音乐报声、灯光指示、自动定时等功能，还有工作模式的切换和时间设定，对于这些随着科学技术的发展，肯定还要得到进一步的改进。

发展趋势一般都要趋向于智能化，并且设计更加合理化。

1.2研究内容及意义

通过抢答器的使用，可以在各类比赛中特别是抢答环节，直观明了的看出是哪一组抢到了题目，比起通过肉眼来判断，更加的精确，同时也少了不必要的纷争，使得比赛更加的公平、公开、公正。

抢答器的这些优点使得它在比赛中得以广泛的应用。

抢答器经过发展从最初的只有几个三极管、可控硅、发光管等组成，能通过发光管的指示辨认出选手号码；

到现在使用高速处理芯片和集成数字电路；

从起初单片机到现在的ARM和FPGA，技术手段进一步成熟，同时技术的发展也为抢答器增加了很多更加贴近比赛的新功能，如选手号码显示、倒计时、选手得分显示等等。

这类抢答器制作并不复杂，但是准确度和可靠性都比较可观，并且易于安装和维护。

第二章FPGA原理及相关开发工具软件的介绍

2.1FPGA的简介

2.1.1FPGA的发展与趋势

现场可编程门阵列FPGA（Field－ProgrammableGateArray），它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。

它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。

目前以硬件描述语言（Verilog或VHDL）所完成的电路设计，可以经过简单的综合与布局，快速的烧录至FPGA上进行测试，是现代IC设计验证的技术主流。

这些可编辑元件可以被用来实现一些基本的逻辑门电路（比如AND、OR、XOR、NOT）或者更复杂一些的组合功能比如解码器或数学方程式。

在大多数的FPGA里面，这些可编辑的元件里也包含记忆元件例如触发器（Flip－flop）或者其他更加完整的记忆块。

系统设计师可以根据需要通过可编辑的连接把FPGA内部的逻辑块连接起来，就好像一个电路试验板被放在了一个芯片里。

一个出厂后的成品FPGA的逻辑块和连接可以按照设计者而改变，所以FPGA可以完成所需要的逻辑功能。

FPGA一般来说比ASIC（专用集成芯片）的速度要慢，无法完成复杂的设计，而且消耗更多的电能。

但是他们也有很多的优点比如可以快速成品，可以被修改来改正程序中的错误和更便宜的造价。

厂商也可能会提供便宜的但是编辑能力差的FPGA。

因为这些芯片有比较差的可编辑能力，所以这些设计的开发是在普通的FPGA上完成的，然后将设计转移到一个类似于ASIC的芯片上。

另外一种方法是用CPLD（复杂可编程逻辑器件备）。

2.1.2FPGA的工作原理及基本特点

FPGA采用了逻辑单元阵列LCA（LogicCellArray）这样一个概念，内部包括可配置逻辑模块CLB（ConfigurableLogicBlock）、输出输入模块IOB（InputOutputBlock）和内部连线（Interconnect）三个部分。

FPGA的基本特点主要有：

1）采用FPGA设计ASIC电路，用户不需要投片生产，就能得到合用的芯片。

2）FPGA可做其它全定制或半定制ASIC电路的中试样片。

3）FPGA内部有丰富的触发器和I／O引脚。

4）FPGA是ASIC电路中设计周期最短、开发费用最低、风险最小的器件之一。

5）FPGA采用高速CHMOS工艺，功耗低，可以与CMOS、TTL电平兼容。

可以说，FPGA芯片是小批量系统提高系统集成度、可靠性的最佳选择之一。

FPGA是由存放在片内RAM中的程序来设置其工作状态的，因此，工作时需要对片内的RAM进行编程。

用户可以根据不同的配置模式，采用不同的编程方式。

加电时，FPGA芯片将EPROM中数据读入片内编程RAM中，配置完成后，FPGA进入工作状态。

掉电后，FPGA恢复成白片，内部逻辑关系消失，因此，FPGA能够反复使用。

FPGA的编程无须专用的FPGA编程器，只须用通用的EPROM、PROM编程器即可。

当需要修改FPGA功能时，只需换一片EPROM即可。

这样，同一片FPGA，不同的编程数据，可以产生不同的电路功能。

因此，FPGA的使用非常灵活。

2.1.3FPGA的开发流程

FPGA开发流程可以分为如下几步：

①设计输入，设计输入主要包括原理图输入、状态图输入、波形图输入以及某种硬件描述语言，比如说是Verilog、VHDL的源程序（此次设计主要是使用Verilog）。

它是利用这些输入去描述一个电路的功能。

②功能仿真，功能仿真就是利用相关仿真工具对相关电路进行功能仿真，也就是对你的输入设计的逻辑功能进行相关的模拟测试。

从功能上来了解电路是否能够达到预期要求。

这里的功能仿真纯粹是模拟性质的，不会设计的任何具体器件的硬件特性。

③综合，综合就是行为或者功能层次表达的电子系统转换成低层次门级电路的网表。

④布局布线，就是将综合后的网表文件针对某一个具体的目标器件进行逻辑映射。

此时应该使用FPGA厂商提供的实现与布局布线工具，根据所选芯片的型号，进行芯片内部功能单元的实际连接与映射。

⑤时序验证，就是要使得时序仿真过程中，建立与保持时间要符合相关的制约，以便数据能被正确的传输。

使仿真既包含门延时，又包含线延时信息。

能较好地反映芯片的实际工作情况。

⑥生成SOF等文件，此文件可以通过调试器把它下载到系统中间去。

而FPGA设计流程的其他步骤基本上由相关工具去完成，因此只要自己设置好相关参数，不要人为干预太多。

而验证的话就需要用户花费大量的时间去完成。

2.1.4FPGA的配置

FPGA有多种配置模式：

并行主模式为一片FPGA加一片EPROM的方式；

主从模式可以支持一片PROM编程多片FPGA；

串行模式可以采用串行PROM编程FPGA；

外设模式可以将FPGA作为微处理器的外设，由微处理器对其编程。

如何实现快速的时序收敛、降低功耗和成本、优化时钟管理并降低FPGA与PCB并行设计的复杂性等问题，一直是采用FPGA的系统设计工程师需要考虑的关键问题。

如今，随着FPGA向更高密度、更大容量、更低功耗和集成更多IP的方向发展，系统设计工程师在从这些优异性能获益的同时，不得不面对由于FPGA前所未有的性能和能力水平而带来的新的设计挑战。

例如，领先FPGA厂商Xilinx最近推出的Virtex-5系列采用65nm工艺，可提供高达33万个逻辑单元、1,200个I/O和大量硬IP块。

超大容量和密度使复杂的布线变得更加不可预测，由此带来更严重的时序收敛问题。

此外，针对不同应用而集成的更多数量的逻辑功能、DSP、嵌入式处理和接口模块，也让时钟管理和电压分配问题变得更加困难。

幸运地是，FPGA厂商、EDA工具供应商正在通力合作解决65nmFPGA独特的设计挑战。

不久以前，Synplicity与Xilinx宣布成立超大容量时序收敛联合工作小组，旨在最大程度地帮助系统设计工程师以更快、更高效的方式应用65nmFPGA器件。

设计软件供应商Magma推出的综合工具BlastFPGA能帮助建立优化的布局，加快时序的收敛。

最近FPGA的配置方式已经多元化！

FPGA主要生产厂商：

1、Altera　　

2、Xilinx　　

3、Actel　　

4、Lattice　　

其中Altera和Xilinx主要生产一般用途FPGA，其主要产品采用RAM工艺。

Actel主要提供非易失性FPGA，产品主要基于反熔丝工艺和FLASH工艺。

2.2软件介绍

2.2.1VerilogHDL的介绍

VerilogHDL是在1983年有GDA（GateWayDesignAutomation）公司首创的一种硬件描述语言，用于数字电子系统设计。

该语言可以让设计者进行各种级别的逻辑设计，进行数字逻辑系统的仿真验证、时序分析、逻辑综合。

它是目前应用最广泛的一种硬件语言。

VerilogHDL作为一种硬件描述语言，用于从算法级、门级到开关级的多种抽象设计层次的数字系统建模。

被建模的数字系统对象的复杂性可以