智慧树知 到《数字电路与逻辑设计》章节测试答案Word文件下载.docx

智慧树知 到《数字电路与逻辑设计》章节测试答案Word文件下载.docx

《智慧树知 到《数字电路与逻辑设计》章节测试答案Word文件下载.docx》由会员分享，可在线阅读，更多相关《智慧树知 到《数字电路与逻辑设计》章节测试答案Word文件下载.docx（16页珍藏版）》请在冰豆网上搜索。

矩形波

5、在数字电路和计算机中,只用（）种符号来表示信息

1

2

3

4

2

6、将二进制、八进制和十六进制数转换为十进制数的共同规则是（）。

除以10看余数

乘以十看向高位的进位

按权展开

按权展开

7、以下关于格雷码的特点描述正确的是（）

相邻2个代码之间只有1位不同

相邻2个代码之间有2位不同

相邻2个代码之间有3位不同

相邻2个代码之间有4位不同

相邻2个代码之间只有1位不同

8、负零的补码表示为（）

100…00

000…00

011…11

111…11

000…00

9、判断两个符号相同的二进制数相加会产生溢出的依据是符号位是否发生变化。

对

错

对

10、常用的26个英文字符的大小写在计算机中是用其8421BCD码来表示的。

错

11、两个数相减一定不会产生溢出现象。

12、周围环境的温度属于模拟量。

第二章

1、函数F=AB+BC+AC与P=AʹBʹ+BʹCʹ+AʹCʹ（）

相等

互为反函数

互为对偶式

互为反函数

2、逻辑函数F=（A+BCʹ）ʹ（A+B）,当ABC的取值为（）时,F=1。

000

011

201

111

011

3、函数F=（（A+B）ʹ+（B+C）ʹ+（C+A）ʹ）ʹ是最简（）表达式。

与非与非

与或非

或非或非

或与

或非或非

4、n个变量可以构成（）个最小项。

n

2×

2n-1

2n

2n

5、标准或与式是由（）构成的逻辑表达式。

最大项之积

最小项之积

最大项之和

最小项之和

最大项之积

6、根据对偶规则，已知等式A（B+C）=AB+AC成立，则等式A+BC=（A+B）（A+C）（）

必然成立

必然不成立

不确定是否成立

必然成立

7、在逻辑函数中，对于变量的任一组取值，任意两个最小项的乘积为（）；

对于变量的任一组取值，全体最小项之和为（）。

0，0

0，1

1，0

1，1

0，1

8、对任一逻辑式Y，若将其中所有的与换成或，或换成与，0换成1，1换成0，原变量换成反变量，反变量换成原变量，则得到的结果就是Y的对偶式。

9、相邻最小项是指只有1个变量不同的最小项。

（）

10、在逻辑函数中,约束项是不可能或不允许出现的变量取值组合，其值总是等于1。

11、逻辑变量的取值，1比0大。

12、因为逻辑表达式A+B+AB=A+B成立，所以AB=0成立。

第三章

1、下列门电路工作速度最快的一种是（）。

TTL

CMOS

NMOS

PMOS

2、输出端可直接连在一起实现“线与”逻辑功能的门电路是（）。

或非

OC

三态

3、为实现数据传输的总线结构，要选用（）门电路。

4、对TTL与非门多余输入端的处理，不能将它们（）。

与有用输入端连在一起

悬空

接正电源

接地

5、下图所示CMOS门电路的逻辑功能是（）门

CMOS非门

CMOS与非门

CMOS或非门

CMOS异或门

B

6、漏极开路的门电路可以将输出端直接接在一起实现线与功能，漏极开路的门门电路在工作时必须要将输出端经下拉电阻接到地上。

7、下图中，三态门的使能端EN是高电平有效，即当EN=0时输出高阻态。

A

8、OD门的中文含义是集电极开路门电路。

9、数字电路中，驱动门的输出低电平最大值VOLmax与负载门G2输入低电平最大值VILmax的关系应满足VOLmax≤VILmax。

10、数字电路中，驱动门的灌电流是指其输出高电平时的电流。

第四章

1、在二进制译码器中,若输入有4位代码,则输出有（）个信号。

16

2、用高电平为输出有效的译码器实现组合逻辑电路时,还需要（）

与非门

或非门

与门

或门

3、在下列电路中,只有（）属于组合逻辑电路。

触发器

计数器

数据选择器

寄存器

4、在组合逻辑电路的常用设计方法中,可以用（）来表示逻辑抽象的结果。

真值表

状态表

状态图

特性方程

5、组合逻辑电路的竞争-冒险是由于（）引起的。

电路不是最简

电路有多个输出

电路中存在延迟

电路使用不同的门电路

6、只考虑本位数而不考虑低位来的进位的加法称为（）。

全加

半加

全减

半减

7、用代码代表特定信号或者将代码赋予特定含义的过程称为（）

译码

编码

数据选择

奇偶校验

8、TTL集成芯片74LS138是3/8线译码器，译码器为输出低电平有效，若输入为A2A1A0=101时，输出Y7ʹY6ʹY5ʹY4ʹY3ʹY2ʹY1ʹY0ʹ为（）

00100000

11011111

11110111

00000100

9、一个数据选择器的地址输入端有3个时，最多可以有（）个数据信号输出。

6

10、一个64选1的数据选择器有（）个选择控制信号输入端。

32

64

11、在组合逻辑电路中，任意时刻电路的输出只跟当前输入的有关，而与电路原来的状态无关。

12、编码器74HC148的输出信号输出选通标志有效表示编码器工作并且有有效编码信号输入。

13、当门电路的2个输入信号同时向相同方向跳变时，由于变化的速度不一样而在输出端产生错误的尖峰脉冲，这种现象称为竞争-冒险现象。

14、异或逻辑门完成的运算也称为模2加。

第五章

1、边沿结构的基础JK触发器是在CLK时钟的（）触发的。

上升沿

下降沿

高电平

低电平

2、T触发器中，当T=1时，触发器实现（）功能。

置1

置0

计数

保持

3、下列说法正确的是（）

主从JK触发器没有空翻现象

JK之间有约束

主从JK触发器没有保持功能

主从JK触发器不能用于组成计数器

4、锁存器或触发器的0态是指（）

Q=0,Qʹ=0

Q=0,Qʹ=1

Q=1,Qʹ=0

Q=1,Qʹ=1

5、关于各种触发器的描述，下列说法错误的是（）

触发器与锁存器的不同在于触发器增加了一个触发时钟信号。

电平触发的触发器只有当CLK变为有效电平是，触发器才能接受输入信号，并按照输入信号将触发器的输出置成相应状态。

边沿触发器的次态仅取决于时钟有效边沿到达时输入的逻辑状态。

脉冲触发器的次态只考虑CLK下降沿到达时输入的逻辑状态，从而决定次态的变化。

6、主从RS触发器在CLK=1期间，RS之间不存在约束。

7、主从JK触发器在CLK=1期间，存在一次性变化。

8、Tʹ触发器的功能是时钟脉冲每作用一次，翻转一次，因此可以作为四分频器使用。

9、由或非门构成的基本RS锁存器的约束条件是SDRD=0。

10、脉冲触发器比边沿触发器的的抗干扰性好。

第六章

1、8位移位寄存器可以存放（）位二进制代码。

256

2、构成模值为256的二进制计数器,需要（）级触发器。

128

3、同步计数器是指（）的计数器

由同类型的触发器构成

各触发器时钟端连在一起,统一由系统时钟控制

可用前级的输出做后级触发器的时钟

可用后级的输出做前级触发器的时钟

4、同步清除计数器是指（）的计数器

具有清除功能的同步型

具有清除功能的异步型

清除信号与时钟信号同时有效才能清除的

清除信号与时钟信号无关的

5、已知Q3Q2Q1Q0是同步十进制计数器的触发器输出,若以Q3作进位,则其周期和正

脉冲宽度是（）。

10个CP脉冲,正脉冲宽度为1个CP周期

10个CP脉冲,正脉冲宽度为2个CP周期

10个CP脉冲,正脉冲宽度为4个CP周期

10个CP脉冲,正脉冲宽度为8个CP周期

6、若4位同步二进制加法计数器当前的状态是0111,下一个输入时钟脉冲后,其内容变为（）

0111

0110

1000

0011

7、一个4位移位寄存器原来的状态为0000,如果串行输入始终为1,则经过4个移位脉冲后寄存器的内容为（）。

0001

1110

1111

8、可以用来实现并/串转换和串/并转换的器件是（）

移位寄存器

存储器

全加器

9、时序电路不含有记忆功能的器件。

10、计数器除了能对输入脉冲进行计数，还能作为分频器用。

11、移位寄存器的左移是指从低位移到高位。

第七章

1、随机存取存储器具有（）功能。

读/写

无读/写

只读

只写

2、存储容量为8K×

8位的ROM存储器，其地址线为（）条。

12

13

14

3、只能按地址读出信息，而不能写入信息的存储器为（）

RAM

ROM

PROM

EPROM

4、2K×

16b的存储器芯片，其存储容量有（）

2000B

4000B

2048B

4096B

5、计算机的层次存储系统中，主存通常采用（）构成。

DRAM

SRAM

E2PROM

FLASH

6、从开关速度方面考虑，DRAM芯片比SRAM芯