soc系统的结构设计PPT格式课件下载.ppt

soc系统的结构设计PPT格式课件下载.ppt

《soc系统的结构设计PPT格式课件下载.ppt》由会员分享，可在线阅读，更多相关《soc系统的结构设计PPT格式课件下载.ppt（53页珍藏版）》请在冰豆网上搜索。

,嵌入式系统是SOC的基本结构,SOC以嵌入式系统为核心，集软件、硬件于一身，并追求产品系统最大包容的集成，是微电子领域IC设计的必然趋势和最终目标，也是现代电子系统设计开发的最佳选择。

系统集成芯片的硬件结构,系统集成芯片可分为两种类型：

一种是专用的SOC芯片，这类芯片是专用集成电路ASIC（ApplicationSpecificIntegrateCircuits）向系统级集成的自然发展，一类是通用类型的SOC芯片，在这类SOC上，将绝大部分部件，如RISC处理器，DSP、RAM、接口电路等集成在芯片上，同时提供用户设计所需要的可编程逻辑资源和软件编程所需的资源。

系统集成芯片的硬件结构,系统集成芯片的硬件组成专用硬件,专用硬件是为某种专门应用的算法或功能设计的部件。

采用专用硬件，由于是专门优化设计的，容易得到高速高效的应用效果。

对于方法比较特殊而且速度要求较高的功能模块，一般都可以考虑采用专用硬件。

通常，除制成ASIC外，专用硬件也可以由可编程逻辑资源实现。

系统集成芯片的硬件组成嵌入式处理器,在SOC中，往往集成了一个或若干个处理器，包括RISC处理器、DSP以及为某些专门应用设计的专用指令集处理器（ApplicationSpecificInstructionSetProcessor）。

这些处理器是SOC的一个组成部分，和SOC的其余部件融合在一起，构成一个完整的系统，因此，将SOC上的处理器称为嵌入式处理器。

系统集成芯片的硬件组成嵌入式处理器,把所有处理器统称为指令集构造部件ISA（InstructionSetArchitecture，简称为ISA）。

ISA是可编程的，灵活性大，系统功能的改善和升级都比较方便。

可编程和基于微代码的先进处理引擎设计。

系统集成芯片的硬件组成嵌入式处理器,在SOC中，系统的控制任务通常由RISCCPU担任。

SOC具有确定的应用背景，其中的处理器所承担的任务是单一的、明确的。

因此，无论从硬件资源的利用，还是从处理器所承担的任务考虑，在SOC中采用RISC处理器是适宜的。

系统集成芯片的硬件组成嵌入式处理器,CISC不适合作为嵌入式处理器的原因：

第一，CISC包含为数众多的指令，但其使用频度并不平衡。

大量程序运行的统计表明，常用的指令是诸如传递、比较、转移、循环和加法等操作比较简单的指令，这类指令仅占CISC指令集的20%左右。

一些操作极其复杂的指令，尽管花费了大量的机器执行时间，占用了宝贵的芯片面积，以保存这些指令的微程序，但这些指令的使用频度极低。

因此，用硬件实现这些指令有时并非必要。

系统集成芯片的硬件组成嵌入式处理器,第二，微指令的结构限制了CISCCPU速度的进一步提高。

在20世纪80年代以前，由于当时微电子技术发展水平的限制，存放微指令的控存和存放程序的主存的工作速度差距较大，前者比后者快5倍10倍，因此，将一条指令分成若干个微周期（机器周期）执行，以使若干个微周期与一个主存周期相匹配，这种安排对提高处理器的性能是有利的，但是随着微电子技术的发展，半导体存储器的工作速度成倍提高，高速缓存（Cache）普遍应用。

控存与主存（包括高速缓存）的速度差距明显缩小，一个微指令周期与机器周期已非常接近。

采用微程序方法，即使最简单的指令也需花费几个机器周期才能完成，这就限制了计算机工作速度的提高。

系统集成芯片的硬件组成嵌入式处理器,第三，CISC结构不利于并行处理方法。

提高计算机速度的一个主要途径是实现指令级并行处理，目前广泛采用了流水线操作和超标量处理等先进技术。

由于CISC指令结构复杂，格式不固定，长度不相同，使得上述技术难以在CISC上应用，即使在CISC上采用流水线技术，其结构也相当复杂，效率也不尽如入意。

系统集成芯片的硬件组成片上RAM和ROM,片上RAM是SOC必需的组成部分，为了满足SOC对数据高速处理的需要，有些芯片上存储器甚至占了资源的一半以上。

SOC的ROM通常是EPROM或E2PROM，主要供固化应用软件使用。

（？

）,系统集成芯片的硬件组成片上总线系统,基于IP复用的设计方法已经在SoC设计中得到了广泛应用。

基于IP复用的设计方法的关键是建立片上总线（OCB，on-chipbus）。

片上总线除了必须具有正确、高效和灵活的特点外，还必须具有可复用性。

这样，就可以实现IP芯核的可移植性和IP设计的可复用性，就可以充分地利用公共外设核处理器，就可以提高从公共设计平台创建产品的定制化能力。

片上总线系统,近年来，许多公司相继制定了一些OCB标准，其中影响较大的有：

CoreConnect总线AMBA（AdvancedMicrocontrollerBusArchitecture）总线OCP（OpenCoreProtocol）总线Wishbone总线,片上总线系统CoreConnect总线,CoreConnect总线规范是IBM公司设计的一种SoC总线协议，它能够使处理器、内存控制器和外设在基于标准产品平台设计中的集成和复用更加灵活，从而提高整个系统性能。

片上总线系统CoreConnect总线,CoreConnect总线采用了总线分段的方式，共提供了三种基本类型总线：

处理器局部总线PLB（ProcessorLocalBus）片内外设总线OPB（On-ChipPeripheralBus）器件控制寄存器总线DCR（DeviceControlRegister）CoreConnect还提供连接高性能总线和低性能总线的OPB桥。

片上总线系统CoreConnect总线,片上总线系统CoreConnect总线,CoreConnect总线中的PLB总线是一种高带宽、低延迟、高性能的处理器内部总线。

高速的CPU核、高速存储器控制器、仲裁器、高速的DMA控制器等高性能、宽带宽的设备都连接在PLB上。

片上总线系统CoreConnect总线,CoreConnect总线中的OPB总线用于连接具有不同的总线宽度及时序要求的外设和内存，以使这些外设和内存能够尽量减少对PLB性能的影响。

通常，一些低性能的设备都连接在OPB总线上。

在PLB和OPB之间有一个OPB桥，用来实现PLB主设备与OPB从设备之间的数据传输。

片上总线系统CoreConnect总线,CoreConnect总线中的DCR总线主要用来配置PLB和OPB主/从设备中的状态寄存器和控制寄存器，该总线可以使PLB从低性能状态中减小负荷，更有效的控制读写传输。

DCR总线取消了内存地址映射配置寄存器，因此，可以减少读取操作，增加处理器内部总线的带宽。

片上总线系统CoreConnect总线,片上总线系统CoreConnect总线,片上总线系统CoreConnect总线,CoreConnect总线是一种完整的、通用的解决方案，它被认为是一种很好的结构性总线，主要应用于高性能嵌入式系统的设计。

片上总线系统AMBA总线,AMBA（AdvancedMicrocontrollerBusArchitecture）总线规范是ARM公司设计的一种用于高性能嵌入式系统的总线标准。

它独立于处理器和制造工艺技术，增强了各种应用中的外设和系统单元的可重用性。

AMBA总线是一个多总线系统，AMBA2.0规范中定义了三种可以组合使用的不同类型的总线：

AHB（AdvancedHigh-PerformanceBus）ASB（AdvancedSystemBus）APB（AdvancedPerpheralBus）。

该规范引入的高性能总线AHB是现阶段AMBA实现的主要形式。

片上总线系统AMBA总线,片上总线系统AMBA总线,片上总线系统AMBA总线,AMBA2.0规范中的AHB总线适用于连接高性能和高时钟频率的系统模块。

它主要用于连接高性能和高吞吐量的设备，如CPU、片上存储器、DMA设备和协处理器等。

作为高性能系统的骨干总线，AHB可以对接口和互连均进行定义，并可以在任何工艺条件下实现接口和互连的最大带宽。

片上总线系统AMBA总线,AMBA2.0规范中的ASB总线适用于连接高性能的系统模块。

它的读/写数据总线采用的是同一条双向数据总线，可以在某些高速且不必要使用AHB总线的场合作为系统总线，可以支持处理器、片上存储器和片外处理器接口及与低功耗外部宏单元之间的连接。

片上总线系统AMBA总线,AMAB2.0规范中的APB总线适用于连接低功耗的外部设备模块。

它是一个经过优化的可以减少系统功耗和降低外设接口设计复杂度的外设总线，APB总线可连接在AHB和APB系统总线上。

片上总线系统AMBA总线,片上总线系统AMBA总线,2003年，ARM扩展了AMBA技术的性能与灵活性，发布了AMBA3.0。

AMBA3.0包括AMBA3.0AXI、AMBA3.0APB、AMBA3.0AHB-lite和AMBA3.0ATB。

片上总线系统AMBA总线,片上总线系统AMBA总线,AMBA3.0AXI协议面向高性能、高频率的系统设计，它在AMBA2.0AHB标准的便于集成、便于扩展等优点的基础上，扩展了AMBA性能与灵活性，它支持乱序发送、乱序返回数据等操作，使总线带宽得到最大程度的利用。

AXI的总线协议采用了通道体系结构、支持多项数据交换、具有独立的地址和数据通道和双向VALID和READY握手机制，还具有增强的灵活性和低功耗的节电模式。

片上总线系统AMBA总线,AMBA3.0AXI总线主要基于以下的设计目标:

高带宽、低时延的设计;

支持高频率操作而无需复杂桥连接;

满足宽频率操作而无需复杂桥连接;

满足宽范围系统成员的接口要求;

适合初始访问延时大的存储控制器;

互连体系结构实现灵活;

与已有的AMBA系统连接简单。

片上总线系统AMBA总线,在AMBA2.0规范中的APB协议基础上，AMBA3.0APB协议做了补充，增加了两个握手信号，即PREADY信号和PSLVERR信号。

PREADY信号用来Slave延长APB上的总线传输操作，而PSLERR信号用来将Slave的错误响应反馈给AXI或AHB。

片上总线系统AMBA总线,AMBA3.0AHB-Lite协议是AHB的变化型，在该协议中只有一个Master，与AHB相比，少了Arbiter和HGRANT/HBUSREQ信号机制，以及Slave不再回应RETRY/SPLIT响应的机制。

片上总线系统Wishbone总线,Wishbone总线规范最先是由Silicore公司提出，现在已被移交给OpenCores组织维护。

由于其具有开放性的特点，目前已经有不少的用户群体。

Wishbone总线规范的目的是作为一种IP核之间的通用接口，因此它定义了一套标准的信号和总线周期，用以连接不同的模块。

Wishbone总线结构十分简单，它仅仅定义了一条高速总线。

在一个复杂的系统中，可以采用两条Wishbone总线的多级总线结构，其中一条用于高性能的系统部分，一条用于低速的外设部分，两者之间添加一个接口，该接口实现较简单。

片上总线系统Wishbone总线,Wishbone总线有很强的灵活性。

IP核的灵活性，使得其间的连接没有统一的方式。

在Wishbone总线协议中提供了四种不同的IP互连方式:

点到点（p