基于CPLD的频率计设计Word格式文档下载.docx

基于CPLD的频率计设计Word格式文档下载.docx

《基于CPLD的频率计设计Word格式文档下载.docx》由会员分享，可在线阅读，更多相关《基于CPLD的频率计设计Word格式文档下载.docx（23页珍藏版）》请在冰豆网上搜索。

毕业设计（论文）时间：

二О一三年2月20日～6月8日共16周

摘要

频率检测是电子领域里最基本的测量，也是最重要的测量。

由于频率信号抗干扰能力强、易于传输，可以得到相对较高的测量精度，因此频率测量方法的研究也受到越来越多的关注。

基于传统测频原理的频率计的测量精度将随被测信号频率的下降而降低，本次设计中共提出了四种设计方案，通过论证最终决定用等精度的测量方法来完成本次频率计的设计。

在本次设计中选择AT89C51单片机和CPLD的结合来实现。

其中单片机完成整个测量电路的测试控制、数据处理和显示输出;

CPLD主要完成频率测量功能，频率的测量范围在1HZ—1MHZ之间，其中测量误差在1HZ;

键盘信号由AT89C51单片机进行处理，它从CPLD读回计数数据并进行运算，向显示电路输出测量结果;

显示器电路采用5段LED动态显示，由1个74HC138译码器和74HC573锁存器驱动5个数码管。

关键词:

频率计，EDA技术，CPLD，单片机，等精度测量

Abstract

Frequencydetectionisthemostbasicintheelectronicsfieldmeasurement,whichisthemostimportantmeasurement.Duetofrequencysignaltransmission,stronganti-jammingcapability,easycangetrelativelyhighmeasurementprecision,sofrequencymeasurementmethodsofresearchhavealsobeenmoreandmoreattention.Basedonthetraditionalprincipleoffrequencymeterfrequencymeasurementaccuracywillbealongwiththedeclineofthemeasuredsignalfrequencyisreduced,thedesignofthecommunistpartyofChinaputsforwardfourkindsofdesignscheme,throughtheargumentfinallydecidedtouseequalprecisionmeasurementmethodtocompletethedesignoffrequencymeter.

InthisdesignchoosethecombinationoftheAT89C51single-chipmicrocomputerandCPLDtoimplement.Thesingle-chipmicrocomputercontrol,theentiremeasurementcircuittestdataprocessinganddisplayoutput;

CPLDmaincompletefrequencymeasurementfunction,frequencyofmeasurementrangebetween1hzto1MHZ,whichmeasurementerrorin1hz;

Keyboardsignalsareprocessedusingsingle-chipcomputerAT89C51,itreadbackfromCPLDcountdataandcalculation,themeasurementresultstodisplaycircuitoutput;

5LEDdynamicdisplay,displaycircuitusedby1,74hc138decoderand74hc573latchdrivefivedigitaltube.

KeyWords:

frequencymeter,EDAtechnologythe,CPLDandsinglechipmicrocomputer,suchasprecisionmeasurement

第一章概述

测频一直以来都是电子和通讯系统工作的重要手段也是重要内容。

在生活中，频率的测量随处可见，每天都在接触，并且可以直接或间接地根据测量频率来获取我们想要得到的信息。

因此频率的测量就显得非常重要了，使用较高精度的方法来测量频率就更加重要了。

比如在我们的日常生活中最常见设备——时钟就是频率测量的应用，根据测量频率来计算时间，我们在科研中常用的GPS设备通过测量频率也在进行GPS点与GPS卫星距离的计算，从而计算出GPS坐标。

测量频率的方法大约可分直接频率测量法与间接频率测量法。

直接测频法常常使用测频率法与测周期法。

然而测频率法与测周期法计数值都会出现正负1个字的误差。

而以中界频率为界限，对于低频的信号使用测周期法，对于高频的信号使用测频法，这样可以确保测试的准确性。

间接测量频率的方法大多是使用等精度测量，此方法是在直接频率测量法下发展的，测量精度非常高。

等精度频率测量法的闸门时间并不是一个固定的值，而是与被测信号同步，是被测信号周期的整数倍。

因此，清除了计数所产生的正负1个字的误差，并且测试频段的等精度测量一直保持完全准确，实测精度不会跟所测信号频率变化而发生变化。

早先的数字频率计大部分由分立元件组成，它的测量范围、精度以及速度都受到非常多的限制。

单片机的开发和应用改变了测量所带来的限制，可是单片机本身也受到一些因素影响，因此在电子领域单片机不能得到突飞猛进的发展。

快速发展的大规模可编程逻辑设备技术可以将多量逻辑功能汇集在一个单一的芯片中。

根据不同的需要，可以提供从几百至上百万之多的逻辑门数目，从根本上解决了单片机的先天性限制问题。

在设备选择上，使用Atmel公司生产的AT89C51单片机和EPM7128SLC84-15。

AT89C51是一种带4K字节FLASH的低电压、高性能8位CMOS单片机。

该器件采用非易失存储器制作技术，并且与MCS-51引脚和指令集相兼容。

编程器可以对芯片上的FPEROM重复编程，1000写/擦循环，并且具有工作电压范围广、可编程串行通道，数据可存储10年等特点。

EPM7128SLC84-15是使用氧化物半导体EZPROM的先进的技术制造的第二代MAX产品。

它可以迅速重新编写和确保可编程擦除100次。

EPM7128SLC84-15是嵌入式CPLD，可以在系统内编程，宏单元数为128个，逻辑块为8个。

使用汇编语言编写单片机软件，用VHDL语言描述来实现CPLD内部丰富的数据层次和结构模型。

频率测量仪器的性能也是不一样的。

使用等精度测量原理，单片机的良好控制功能和CPLD的高速可靠性相结合，使频率测量仪电路简洁，速度更快，功能全面，精度提高，有效防止干扰。

第二章系统设计方案与论证

2.1测量原理

2.1.1直接测频法

在特定的一段时间内测某个周期信号的重复变化次数N，其频率表示为f=N/T，是传统的频率测量方法。

它的原理框图见图2-1。

在此测量方式中，被测信号的频率发生改变，它的精度也随之发生改变。

根据频率（每单位时间周期信号发生的次数）的基本定义，由图中知道测量的时间基准，分频过后可以让时间闸门开启或关闭。

闸门若开启则开始计数，闸门若关闭则停止计数。

若闸门开放时间为T，计数值为N，则被测频率F＝N/T。

但若被测信号频率过低则存在测量精度与实时性之间的矛盾。

例如，被测信号为10HZ,0.01％的精度。

由δ=1/（N-1）*100%<

0.01%，则N>

10000。

则最短的闸门时间T=N/F=10000/10=1000s,我们完全无法接受这样的测量。

通过计算对10KHZ以下的信号用测频法测量反应的时间会大于或等于10秒的时间，低频为了得到准确的频率值，甚至要等到几个小时，必然不可行。

因此，这种方法不适用于低频信号的频率测量。

图2.1直接测频法原理框图

2.1.2测周期法

测量周期法的原理与测频法大致相同，互换晶振与被测信号。

T1=N*T，T为时基信号，被测信号的周期T1与计数值N成正比。

这种方法误差比较大,而最大误差也是δ=1/（N-1）*100%。

如果完成测量精度在0.01％以下，则由δ=1/（Ns-1）*100%<

0.01%，得Ns>

可以通过计算得到结论：

测周期法适合于测量低频信号，而对高频信号毫无作用。

可见，要使传统频率测量达到高精度标准，必须按照指定的界限划分，以中界频率为界限,对低频段的信号测量使用测周期法，对高频段的信号测量使用测频法。

2.1.3倍频法

把频率测量范围分成多个频段，使用倍频技术，根据频段设置倍频系数，将经整形的低频信号进行倍频后再进行测量，对高频段则直接进行测量。

倍频法较难实现。

2.1.4等精度测频法

等精度测频法实现方式可用图2.1.4说明。

图2.1.5等精度测频法原理图

若所测频率值为fx，其真实值为fxe，标准频率为fs，一次测量中，由于fx计数的起停时间都是由该信号的上跳沿触发的，因此在Tpr时间内对fx的计数Nx无误差，在此时间内的计数Ns最多相差一个脉冲，即Δet≤1，则下式成立：

=

可分别推得

根据相对误差公式有

经过整理可得到

因为

，故

，即

2.2系统设计指标

在传统测量频率的方法中，被测信号的频率发生变化，它的测量精度也发生变化。

使用局限很大，然而等精度频率计测量精度很高，并且测试频段一直保持完全准确，被测精度不会随被测信号频率变化而发生变化。

本系统设计的基本指标如下：

1、频率测量范围：

1HZ-999.999KHZ

2、频率测量误差：

1HZ

3、输入灵敏度:

<

30mV

4、输入波形:

正弦波、方波、三角波

5、最高输入电压:

30V

6、显示方式:

6位LED数码管显示。

2.3系统总体设计框图

根据频率计的设计要求，我们可将整个电路系统划分为几个基本模块，如图2.3所示。

各模块的实现均有几种不同的设计方案。

图2.3频率计组成模块框图

第三章硬件电路设计

3.1系统的组成

等精度数字频率计涉及到的计算包括加、减、乘、除，耗用的资源比较大，用一般中小规模CPLD/FPGA芯片难以实现。

因此，我们选择单片机和CPLD/FPGA的结合来实现。

电路系统组成框图如图3.1所示，其中单片机完成整个测量电路的测试控制、数据处理和显示输出；

CPLD/FPGA完成各种测试功能；

键盘信号由AT89C51单片机进行处理，它从CPLD/FPGA读回计数数据并进行运算，向显示电路输出测量结果；

显示器电路采用七段LED动态显示，由一个个74HC138芯片和一个74HC573驱动数码管。

具体的系统组成框图如图3.1所示。

图3.1系统的组成框图

3.2系统的基本工作方式

（1）P0口是单片机与FPGA的数据传送通信口，P3口用于键盘扫描，实现各测试功能的转换；

P1口为双向控制口。

P2口为LED的并行显示控制口。

系统设置5个功能键：

占空比、脉宽、周期、频率和复位。

（2）5个LED数码管组成测量数据显示器，另一个独立的数码管用于状态显示。

（3）BCLK为测频标准频率50MHz信号输入端，由晶体振荡源电路提