基于彩灯控制器的课程设计报告1_精品文档Word格式文档下载.doc
《基于彩灯控制器的课程设计报告1_精品文档Word格式文档下载.doc》由会员分享，可在线阅读，更多相关《基于彩灯控制器的课程设计报告1_精品文档Word格式文档下载.doc（19页珍藏版）》请在冰豆网上搜索。
（1）数据总线缓冲器
它是一个双向三态8位缓冲器,用作与系统总线连接是的缓冲部件.CPU与8255A之间所有的数据的发送与接收以及CPU向8255A发送的控制信息和8255A向CPU回送的状态信息都是通过它传送的
（2）三个8位端口PA、PB、PC
端口A（PA口）：
有一个8位数据输入锁存器和一个8位数据输入锁存/缓冲器;
端口B（PB口）：
有一个8位数据输入缓冲器和一个8位数据输入/输出,锁存/缓冲存储器器;
端口C（PC口）：
有一个8位数据输入缓冲存储器器和一个8位数据输出锁存/缓冲器。
通常PA口与PB口用作输入/输出的数据端口,PC口用作控制和状态信息端口。
PC口可以分为两个四位的端口,每个端口包含一个四位锁存器,可分别同PA口和PB口配合使用,用作控制信号（输出）或作为状态信号（输入）。
PA7-PA0
PC7-PC4
PC3-PC0
D7-D0
/RD
/WR
A1
A0
/CS
RESET
A组控制
数据总线缓冲器
读/写控制逻辑
B组控制
A组
A口（8位）
C口高4位
B组
C口低4位
B口（8位）
PB7-PB0
图2内部结构图
（3）A组和B组控制电路
A组：
PA口和PC口的高四位（PC7~PC4）;
B组：
PB口和PC口的低四位（PC3~PC0）。
这两组控制电路一方面接收CPU发来的控制字并决定8255A的工作方式；
另一方面接收来自读写控制逻辑电路的读写命令，完成接口的读写操作。
（4）读/写控制逻辑
用来管理数据信息。
控制字和状态字的传送,它接收来自CPU的地址总线的A1,A0和控制总线的信号RD.WR.RESET等,并向8255A的A,B两组发送命令.由它控制把CPU发出的控制命令字或输出的数据送到相应的端口,或把外设的状态信息或输入的数据从相应的端口送到CPU.
3.1.28255A引脚功能
8255A芯片除电源和地引脚以外，其他引脚可分为两组，引脚如图3所示：
（1）8255A与外设连接引脚
8255A芯片与外设连接的有24条双向、三态数据引脚，分成三组，分别对应于A，B,C三个数据端口：
PA7-PA0,PB7-PB0,PC7-PC0.
140
239
338
437
536
635
734
833
932
1031
1130
1229
1328
1427
1526
1625
1724
1823
1922
2021
PA3
PA2
PA1
PA0
GND
PC7
PC6
PC5
PC4
PC0
PC1
PC2
PC3
PB0
PB1
PB2
PA4
PA5
PA6
PA7
RET
D0
D1
D2
D3
D4
D5
D6
D7
VCC
PB7
PB6
PB5
PB4
PB3
图3引脚图
（2）8255A与CPU连接引脚
D7——与CPU侧连接的八条双向数据线；
WR（低电平有效）——写输入信号；
RD（低电平有效）——读输入信号；
CS（低电平有效）——片选输入信号；
A0、A1——片内寄存器选择输入信号；
PA7~PA0——A口外设双向数据线；
PB7~PB0——B口外设双向数据线；
PC7~PC0——C口外设双向数据线；
RESET——复位输入信号
表18255A的控制信号和传送操作的对应关系
A1A0
执行的操作
1
00
读端口A
01
读端口B
10
读端口C
11
非法状态
写端口A
写端口B
写端口C
写控制字端口
未选通
3.28255A的工作方式控制字
8255A有两个控制字：
方式选择控制字和端口C置位/复位控制字。
这两个控制字公用一个地址，即控制端口地址，用控制字的D7位来区分这两个控制字，D7=1为方式选择控制字；
D7=0为端口置位/复位控制字。
3.2.1方式选择控制字
如图4所示：
D7D6D5D4D3D2D1
下C口pc3-pc0
0输入1输
PB
0输1输出
上C口pc7-pc4
0输入1输出
PA
A组工作方式
0方式00
1方式01
2方式10
特征位
图48255A方式选择控制字
3.2.2端口C置位/复位控制字
端口C置位/复位控制字的格式如下图所示：
D3-D1三位的编码与端口C的某一位相对应，D0决定置位或复位操作，最高位为0是端口C置位或复位控制字标志。
如图5所示
3.2.38255A工作方式
8255可编程外围接口芯片是Intel公司生产的通用并行I/O接口芯片，它具有A、B、C三个并行接口，用+5V单电源引脚图供电，能在以下三种工作方式下工作：
方式0—基本输入/输出方式
方式0下，每一个端口都作为基本输入或输出口，端口C的高4位和低4位以及端口A、端口B都可独立的设置为输入口或输出口。
4个端口的输入或输出可有16种组合。
置位或复位选择
1：
置位0：
复位
位选择
图58255A端口C置位或复位控制字
8255A工作于方式0时，CPU可采用无条件读写方式与8255A交换数据，也可采用查询方式与8255A交换数据。
采用查询方式时，可利用端口C作为与外设的联络信号。
方式1—选通输入/输出方式：
适用于查询和中断方式。
方式2—双向选通输入/输出方式：
方式2为双向传输方式，8255A的方式2可使8255A与外设进行双向通信，既能发送数据，又能接受数据，可采用查询方式和中断方式进行传输。
3.38086的引脚信号
如图6所示：
AD14
AD13
AD12
AD11
AD10
AD9
AD8
AD7
AD6
AD5
AD4
AD3
AD2
AD1
AD0
NMI
INTR
CLK
AD15
A16/S3
A1/S4
A18/S5
A19/S6
/BHE/S7
MN//MX
HOLD
HLDA
M//IO
DT//R
/DEN
ALE
/INTR
/TEST
READY
图68086引脚图
8086具有两种不同工作方式，即最小模式和最大模式。
若把MN/引脚连至电源+5V，则为最小模式。
若把它接地，则处在最大模式。
3.3.1与工作模式无关的引脚功能
（1）AD15-AD0（双向，三态）
低16位地址或数据的复用引脚线，采用分时的多路转换方法来实现对地址线和数据线的复用。
在总线周期的T1状态，这些引线表示为低16位地址线，在总线周期的T2,T3,TW状态，这些引线用作数据总线。
可见对复用信号是用时间来加以划分的，它要求在T1状态先出现低16位的地址时，用地址锁存器加以锁存，这样在随后的T状态，即使这些线用作数据线，而低16位地址线的地址状态却被记录保存下来，并达到地址总线上。
在DMA方式下，这些引线被浮空，置为高阻状态。
（2）A19/S6-A16/S3
为地址或状态复用引脚线，在总线周期的T1状态，这些引线表示为最高4位地址线，在总线周期的其他T状态时，这些引线用作提供状态信息。
同样需要地址锁存器对T1状态出现的最高4位地址加以锁存。
状态信息S6总是为低电平。
S5反映当前允许中断标志的状态。
S4与S3一起指示当前哪一个段寄存器被使用。
其规定如下表所示：
表2S4、S3代码组合
S4
S3
当前正在使用的段寄存器名
ES
SS
CS或未用
DS
（3）/BEH/S7，（输出，三态）在T1周期时，它作为CPU访问存储器高位库德允许信号，低电平有效。
它与AD0结合在一起，决定访问存储器高位库和低位库。
在其他T状态时，作为一条状态信号线。
（4）/RD（输出，三态）
读信号，当其有效时，表示正在对存储器或I/O接口进行读操作，若IO//M为低电平，表示读取存储器的数据，若IO//M为高电平，表示读取I/O端口的数据。
升级会员 