数字电子钟设计Word文件下载.docx
《数字电子钟设计Word文件下载.docx》由会员分享，可在线阅读，更多相关《数字电子钟设计Word文件下载.docx（16页珍藏版）》请在冰豆网上搜索。
关键词：
CD451174LS90分频器晶体振荡器校时校分电路
目录
1.设计目的…………………………………………………………………………04
2.设计任务…………………………………………………………………………04
3.数字电子钟的电路系统设计……………………………………………………04
3.1设计原理………………………………………………………………………04
3.2方案确定………………………………………………………………………05
3.2.1设计方案……………………………………………………………………05
3.2.2设计方案的确定……………………………………………………………06
3.3数字电子钟的电路设计………………………………………………………06
3.3.1时间计数电路的设计………………………………………………………06
3.3.2整点报时电路的设计………………………………………………………07
3.3.3校时电路的设计……………………………………………………………08
3.3.4秒信号发生器的设计………………………………………………………08
3.3.5译码驱动显示电路…………………………………………………………09
3.3.6数字电子钟的整体电路……………………………………………………10
4.电路的装配过程………………………………………………………………12
4.1电路模拟仿真调试……………………………………………………………12
4.2电路焊接………………………………………………………………………12
4.3实物的实际调试………………………………………………………………12
4.3.1总体的调试步骤……………………………………………………………12
4.3.2蜂鸣器功能测试……………………………………………………………12
4.4误差分析………………………………………………………………………12
5.课程设计的收获、体会和建议………………………………………………13
参考文献…………………………………………………………………………15
附录…………………………………………………………………………………16
1.设计目的
数字电子钟是一种用数字电路技术实现时、分、秒计时的装置，与机械钟相比具有更高的准确性和直观性，且具有无机械传动装置等特点，因此得到了广泛的使用。
数字电子钟从原理上看是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。
设计与制做数字电子钟可以使我们了解数字电子钟的原理，并且学会制作数字电子钟.而且通过数字电子钟的制作进一步地了解各种在制作中用到的中小规模集成电路的作用及使用方法.且由于数字电子钟包括组合逻辑电路和时序电路.通过此次课程设计可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法.
2.设计任务
设计制作一个数字电子钟指标：
（1）时间计数电路采用24进制，从00开始到23后再回到00；
（2）各用2位数码管显示时、分、秒；
（3）具有手动校时、校分功能，可以分别对时及分进行单独校时，使其校正到标准时间；
（4）计时过程具有报时功能，当时间到达整点前10秒开始，蜂鸣器1秒响1秒停地响5次；
（5）为保证计时器的稳定性及准确性，由晶体振荡器提供时间基准信号。
3.数字电子钟的电路系统设计
下面将介绍数字电子钟的整个电路系统设计的过程。
包括数字电子钟的设计原理，设计方案的确定，数字电子钟的电路设计计算机仿真，电路的设计、焊接与调试几大部分。
3.1设计原理
数字电子钟是一个对标准频率（1Hz）进行计数的计数电路。
主要由振荡器、分配器、计数器、译码器和显示器电路功能模块组成。
振荡器产生的时钟信号经过分频器形成秒脉冲信号，秒脉冲信号输入计数器进行计数，并把累计结果通过显示器以“时”、“分”、“秒”的顺序以数字形式显示出来。
秒计数器电路计满60后触发分计数器电路，分计数器电路计满60后触发时计数器电路，当计满24小时后又开始下一轮的循环计数。
可以通过校时电路对分和时进行校时，且具有整点报时功能，当时间到达整点前10秒开始，蜂鸣器将以1秒响1秒停的形式响5次。
3.2方案确定
通过在互联网网和图书馆查找资料和对《电子技术基础》（数字部分）的学习，讨论确定一个既符合本设计要求又具有比较强的操作性的方案作为此次设计的对象。
3.2.1设计方案
本电路系统由晶体振荡电路，时间计数电路，校时电路，译码驱动电路组成。
其中，时间计数电路用六个74LS90组成。
校时电路主要由74LS00P组成RS触发器，而且加入消抖电路，达到了自动校时的效果。
电路原理方框示意图如下：
图1设计方案的设计原理图
3.2.2设计方案的确定
（1）利用单片机实现的数字钟具有编程灵活，便于数字钟功能的扩充，即可用该数字钟发出各种控制信号，精确度高等特点。
（2）考虑到本学期所学的知识，这个课程设计给予的是一个实践的机会，因此最终选择了用数字逻辑电路来实现这个设计方案。
3.3数字电子钟的电路设计
下面将介绍设计电路。
含时间计数电路的设计、整点报时电路的设计、校时电路的设计、秒信号发生器的设计、译码驱动显示电路的设计几个部分。
3.3.1时间计数电路的设计
时间计数电路由60进制的秒计数器，60进制的分计数器和24进制的计数器组成。
图260进制电路
当分的74LS90芯片的进位输入端11端的脉冲进位信号传到时的脉冲输入端时，时便计数一次，并且其十位和个位的进位关系与分（秒）的十位和个位的进位关系一样。
24进制计数器如下图所示：
图324进制电路
3.3.2整点报时电路的设计
电路应在整点前10秒钟内开始整点报时，即是当时间在59分50秒到59分59秒期间时，报时电路报时控制信号。
当时间在59分50秒到59分59秒期间时，分十位、分个位和秒十位均保持不变，分别为5、9和5，因此可将分计数器十位的QＣ和QＡ、个位的QＤ和QＡ及秒计数器十位的QＣ和QＡ相与，从而产生报时控制信号。
数字钟要求在差10s为整点时开始产生每隔1s鸣叫一次的响声，共鸣五次，每次持续时间为1s。
其电路如下图所示。
图4整点报时电路
3.3.3校时电路的设计
数字电子钟开机时并不能立即显示当前时间，所以需要一个校时电路来调整到所需要的时间。
根据设计要求，采用自动实现对时和分的校时，为了使校时不干扰计时，在校时电路中还加入了消抖电路，用于消除输入脉冲的不稳定性，确保校时和计时的稳定与准确。
其主要原理是：
先截断正常的计数通路，然后再将频率为2Hz的方波信号加到需要校正的计数单元的输入端，校正好后，再转入正常计时状态即可。
根据要求，数字钟应具有自动分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。
其电路图如下（图5）。
图5校时电路
3.3.4秒信号发生器的设计
振荡器是数字钟的核心，振荡器的稳定度及频率的精确度决定了数字钟计时的准确度。
由集成电路定时器555与RC可组成多谐振荡器，其振荡频率只有1KHz。
为了获取更高的计时精度，选用晶体振荡器构成振荡器电路。
一般说来，振荡器的频率越高，计时精度越高。
本次设计选用R145－32的晶体振荡器，其频率为32768Hz，再经过分频芯片4060BD，其内部有15级2分频集成电路，所以可以其中一个输出端得到2Hz的信号脉冲。
再经过二次分频，方可得到1Hz的标准信号脉冲，即秒脉冲。
其原理图和电路图分别入图6和图7。
图6秒信号原理图
图7晶体振荡电路
3.3.5译码驱动显示电路
译码显示电路是将计数器输出的8421BCD码译成数码管显示所需要的高低电平。
所以在译码电路和数码管的选择上一定要注意配套。
如我们采用阴极七段数码管，则译码电路就应选接与它配套的共阴极七段数码驱动器。
译码显示电路可采用CD4511BCD-7段译码驱动器，其芯片引脚如下图所示。
其中Qa、Qb、QC、Qd与十进制计数器的四个输出端相连接，A、B、C、D、E、F、G即为驱动七段数码显示器的信号。
由CD4511把输进来的二进制信号翻译成十进制数字，再由数码管显示出来。
计数器实现了对时间的累计并以8421BCD码的形式输送到CD4511芯片，再由4511芯片把BCD码转变为十进制数码送到数码管中显示出来。
译码驱动显示电路如图8。
图8译码驱动显示电路
3.3.6数字电子钟的整体电路
数字电子钟的整体电路原理图如下（图9）。
引线图见附录。
图9数字电子钟的整体电路原理图
4.电路的装配过程
经过电路的模拟仿真调试后，进入实际组装配置过程。
其中包括电路模拟仿真调试、电路布线焊接和实物的实际调试三个阶段。
4.1电路模拟仿真调试
在焊接电路前，先将设计在电脑上用软件Multisim做了仿真，仿真成功后才开始电路的布线和焊接。
4.2电路焊接
在焊接电路板的过程中，对于裸露在空气中的电线或者芯片引脚，由于受氧化，表层附有一层很薄的氧化物，会导致其导电能力下降，因此须用砂纸擦去氧化层。
焊接电路时要注意导线的连接准确与否，以及焊接在一起的结点的良性。
实际焊接过程中，要保证焊笔不要碰到已经焊好的线，否则焊好的线很容易脱落。
4.3实物的实际调试
4.3.1总体的调试步骤
（1）用示波器检测石英晶振的输出信号波形和频率，输出频率应为32768Hz。
（2）将32768Hz信号送入分频电路，用示波器检测输出频率是否符合要求。
（3）将1Hz秒脉冲分别送入时、分、秒计数器，检查各组计数器的工作情况。
（4）观察较时电路的功能是否满足要求。
（5）当分频电路和计数器调试正常后，观察电子钟是否准确，正常工作。
4.3.2蜂鸣器功能测试
使数字时钟从00：
59：
00开始计时。
当计数显示为00：
51时，蜂鸣器开始工作，发出一秒响一秒停的有规律声音。
具体是00：
50响，00：
52停；
00：
54响，00：
56停；
58响。
从以上测试结果可知，蜂鸣器工作完全正常，达到理论要求。
4.4误差分析
经测试，故系统在运行时有一定的误差，其原因是晶体振荡的特点所决定的，同时与芯片的内部结构有关，同时存在人为按键误差。
从数据来看，最大误差比较小，完全达到设计要求。
该数字钟具有较高的精确度
升级会员 