计算机组成原理期末复习答案.docx
《计算机组成原理期末复习答案.docx》由会员分享,可在线阅读,更多相关《计算机组成原理期末复习答案.docx(36页珍藏版)》请在冰豆网上搜索。
![计算机组成原理期末复习答案.docx](https://file1.bdocx.com/fileroot1/2022-10/20/29104e37-588c-45d2-b94d-75ac481f5b7a/29104e37-588c-45d2-b94d-75ac481f5b7a1.gif)
计算机组成原理期末复习答案
计算机组成原理期末复习答案
第一章计算机系统概论
1.什么是计算机系统、计算机硬件和计算机软件?
硬件和软件哪个更重要?
解:
计算机系统:
由计算机硬件系统和软件系统组成的综合体。
计算机硬件:
指计算机中的电子线路和物理装置。
计算机软件:
计算机运行所需的程序及相关资料。
硬件和软件在计算机系统中相互依存,缺一不可,因此同样重要。
2.如何理解计算机的层次结构?
答:
计算机硬件、系统软件和应用软件构成了计算机系统的三个层次结构。
(1)硬件系统是最内层的,它是整个计算机系统的基础和核心。
(2)系统软件在硬件之外,为用户提供一个基本操作界面。
(3)应用软件在最外层,为用户提供解决具体问题的应用系统界面。
通常将硬件系统之外的其余层称为虚拟机。
各层次之间关系密切,上层是下层的扩展,下层是上层的基础,各层次的划分不是绝对的。
4.如何理解计算机组成和计算机体系结构?
答:
计算机体系结构是指那些能够被程序员所见到的计算机系统的属性,如指令系统、数据类型、寻址技术组成及I/O机理等。
计算机组成是指如何实现计算机体系结构所体现的属性,包含对程序员透明的硬件细节,如组成计算机系统的各个功能部件的结构和功能,及相互连接方法等。
8.解释下列英文缩写的中文含义:
CPU、PC、IR、CU、ALU、ACC、MQ、X、MAR、MDR、I/O、MIPS、CPI、FLOPS
解:
全面的回答应分英文全称、中文名、功能三部分。
CPU:
CentralProcessingUnit,中央处理机(器),是计算机硬件的核心部件,主要由运算器和控制器组成。
PC:
ProgramCounter,程序计数器,其功能是存放当前欲执行指令的地址,并可自动计数形成下一条指令地址。
IR:
InstructionRegister,指令寄存器,其功能是存放当前正在执行的指令。
CU:
ControlUnit,控制单元(部件),为控制器的核心部件,其功能是产生微操作命令序列。
ALU:
ArithmeticLogicUnit,算术逻辑运算单元,为运算器的核心部件,其功能是进行算术、逻辑运算。
ACC:
Accumulator,累加器,是运算器中既能存放运算前的操作数,又能存放运算结果的寄存器。
MQ:
Multiplier-QuotientRegister,乘商寄存器,乘法运算时存放乘数、除法时存放商的寄存器。
X:
此字母没有专指的缩写含义,可以用作任一部件名,在此表示操作数寄存器,即运算器中工作寄存器之一,用来存放操作数;
MAR:
MemoryAddressRegister,存储器地址寄存器,在主存中用来存放欲访问的存储单元的地址。
MDR:
MemoryDataRegister,存储器数据缓冲寄存器,在主存中用来存放从某单元读出、或要写入某存储单元的数据。
I/O:
Input/Outputequipment,输入/输出设备,为输入设备和输出设备的总称,用于计算机内部和外界信息的转换与传送。
MIPS:
MillionInstructionPerSecond,每秒执行百万条指令数,为计算机运算速度指标的一种计量单位。
CPI:
Instruction,执行一条指令所需时钟周期数,计算机运算速度指标计量单位之一;
FLOPS:
FloatingPointOperationPerSecond,每秒浮点运算次数,计算机运算速度计量单位之一。
11.指令和数据都存于存储器中,计算机如何区分它们?
解:
计算机硬件主要通过不同的时间段来区分指令和数据,即:
取指周期(或取指微程序)取出的既为指令,执行周期(或相应微程序)取出的既为数据。
另外也可通过地址来源区分,从PC指出的存储单元取出的是指令,由指令地址码部分提供操作数地址。
第3章系统总线
3.常用的总线结构有几种?
不同的总线结构对计算机的性能有什么影响?
举例说明。
答:
(1)总线结构通常可以分为单总线结构和多总线结构两种。
(2)单总线结构简单也便于扩充,但所有的传送都通过这组共享总线,因此极易形成计算
3.15在一个32位的总线系统中,总线的时钟频率为66MHz,假设总线最短传输周期为4个时钟周期,试计算总线的最大数据传输率。
若想提高数据传输率,可采取什么措施?
解法1:
总线宽度=32位/8=4B时钟周期=1/66MHz=0.015µs
总线最短传输周期=0.015µs×4=0.06µs
总线最大数据传输率=4B/0.06µs=66.67MB/s
解法2:
总线工作频率=66MHz/4=16.5MHz总线最大数据传输率=16.5MHz×4B=66MB/s
若想提高总线的数据传输率,可提高总线的时钟频率,或减少总线周期中的时钟个数,或增加总线宽度。
3.16在异步串行传送系统中,字符格式为:
1个起始位、8个数据位、1个校验位、2个终止位。
若要求每秒传送120个字符,试求传送的波特率和比特率。
解:
一帧=1+8+1+2=12位波特率=120帧/秒×12位=1440波特
比特率=1440波特×(8/12)=960bps或:
比特率=120帧/秒×8=960bps
第四章
1.解释概念:
主存、辅存、Cache、RAM、SRAM、DRAM、ROM、PROM、EPROM、EEPROM、CDROM、FlashMemory。
答:
主存:
主存储器,用于存放正在执行的程序和数据。
CPU可以直接进行随机读写,访问速度较高。
辅存:
辅助存储器,用于存放当前暂不执行的程序和数据,以及一些需要永久保存的信息。
Cache:
高速缓冲存储器,介于CPU和主存之间,用于解决CPU和主存之间速度不匹配问题。
RAM:
半导体随机存取存储器,主要用作计算机中的主存。
SRAM:
静态半导体随机存取存储器。
DRAM:
动态半导体随机存取存储器。
ROM:
掩膜式半导体只读存储器。
由芯片制造商在制造时写入内容,以后只能读出而不能写入。
PROM:
可编程只读存储器,由用户根据需要确定写入内容,只能写入一次。
EPROM:
紫外线擦写可编程只读存储器。
需要修改内容时,现将其全部内容擦除,然后再编程。
擦除依靠紫外线使浮动栅极上的电荷泄露而实现。
EEPROM:
电擦写可编程只读存储器。
CDROM:
只读型光盘。
FlashMemory:
闪速存储器。
或称快擦型存储器
5.什么是存储器的带宽?
若存储器的数据总线宽度为32位,存取周期为200ns,则存储器的带宽是多少?
解:
存储器的带宽指单位时间内从存储器进出信息的最大数量。
存储器带宽=1/200ns×32位=160M位/秒=20MB/秒=5M字/秒
注意:
字长32位,不是16位。
(注:
1ns=10-9s)
7.一个容量为16K×32位的存储器,其地址线和数据线的总和是多少?
当选用下列不同规格的存储芯片时,各需要多少片?
1K×4位,2K×8位,4K×4位,16K×1位,4K×8位,8K×8位
解:
地址线和数据线的总和=14+32=46根;
选择不同的芯片时,各需要的片数为:
1K×4:
(16K×32)/(1K×4)=16×8=128片
2K×8:
(16K×32)/(2K×8)=8×4=32片
4K×4:
(16K×32)/(4K×4)=4×8=32片
16K×1:
(16K×32)/(16K×1)=1×32=32片
4K×8:
(16K×32)/(4K×8)=4×4=16片
8K×8:
(16K×32)/(8K×8)=2×4=8片
9.什么叫刷新?
为什么要刷新?
说明刷新有几种方法。
解:
刷新:
对DRAM定期进行的全部重写过程;
刷新原因:
因电容泄漏而引起的DRAM所存信息的衰减需要及时补充,因此安排了定期刷新操作;
常用的刷新方法有三种:
集中式、分散式、异步式。
集中式:
在最大刷新间隔时间内,集中安排一段时间进行刷新,存在CPU访存死时间。
分散式:
在每个读/写周期之后插入一个刷新周期,无CPU访存死时间。
异步式:
是集中式和分散式的折衷。
讨论:
1、刷新与再生的比较:
共同点:
•动作机制一样。
都是利用DRAM存储元破坏性读操作时的重写过程实现;
•操作性质一样。
都是属于重写操作。
区别:
•解决的问题不一样。
再生主要解决DRAM存储元破坏性读出时的信息重写问题;刷新主要解决长时间不访存时的信息衰减问题。
•操作的时间不一样。
再生紧跟在读操作之后,时间上是随机进行的;刷新以最大间隔时间为周期定时重复进行。
•动作单位不一样。
再生以存储单元为单位,每次仅重写刚被读出的一个字的所有位;刷新以行为单位,每次重写整个存储器所有芯片内部存储矩阵的同一行。
•芯片内部I/O操作不一样。
读出再生时芯片数据引脚上有读出数据输出;刷新时由于CAS信号无效,芯片数据引脚上无读出数据输出(唯RAS有效刷新,内部读)。
鉴于上述区别,为避免两种操作混淆,分别叫做再生和刷新。
2、CPU访存周期与存取周期的区别:
CPU访存周期是从CPU一边看到的存储器工作周期,他不一定是真正的存储器工作周期;存取周期是存储器速度指标之一,它反映了存储器真正的工作周期时间。
3、分散刷新是在读写周期之后插入一个刷新周期,而不是在读写周期内插入一个刷新周期,但此时读写周期和刷新周期合起来构成CPU访存周期。
4、刷新定时方式有3种而不是2种,一定不要忘了最重要、性能最好的异步刷新方式。
11.一个8K×8位的动态RAM芯片,其内部结构排列成256×256形式,存取周期为0.1μs。
试问采用集中刷新、分散刷新和异步刷新三种方式的刷新间隔各为多少?
解:
采用集中刷新方式刷新间隔为:
2ms,其中刷新死时间为:
256×0.1μs=25.6μs
采用分散刷新方式刷新间隔为:
256×0.1μ=25.6μs
采用异步刷新方式刷新间隔为:
2ms
12.画出用1024×4位的存储芯片组成一个容量为64K×8位的存储器逻辑框图。
要求将64K分成4个页面,每个页面分16组,指出共需多少片存储芯片。
解:
设采用SRAM芯片,则:
总片数=(64K×8位)/(1024×4位)=64×2=128片
题意分析:
本题设计的存储器结构上分为总体、页面、组三级,因此画图时也应分三级画。
首先应确定各级的容量:
页面容量=总容量/页面数=64K×8/4=16K×8位,4片16K×8字串联成64K×8位
组容量=页面容量/组数 =16K×8位/16=1K×8位,16片1K×8位字串联成16K×8位
组内片数=组容量/片容量=1K×8位/1K×4位=2片,两片1K×4位芯片位并联成1K×8位
存储器逻辑框图:
(略)。
13.设有一个64K×8位的RAM芯片,试问该芯片共有多少个基本单元电路(简称存储基元)?
欲设计一种具有上述同样多存储基元的芯片,要求对芯片字长的选择应满足地址线和数据线的总和为最小,试确定这种芯片的地址线和数据线,并说明有几种解答。
解:
存储基元总数=64K×8位=512K位=219位;
思路:
如要满足地址线和数据线总和最小,应尽量把存储元安排在字向,因为地址位数和字数成2的幂的关系,可较好地压缩线数。
解:
设地址线根数为a,数据线根数为b,则片容量为:
2a×b=219;b=219-a;
若a=19,b=1,总和=19+1=20;
a=18,b=