数字电子核心技术基础Word文件下载.docx
《数字电子核心技术基础Word文件下载.docx》由会员分享,可在线阅读,更多相关《数字电子核心技术基础Word文件下载.docx(18页珍藏版)》请在冰豆网上搜索。
![数字电子核心技术基础Word文件下载.docx](https://file1.bdocx.com/fileroot1/2022-10/8/0dcd6aa9-0ed9-4b38-aaf7-2cb945e19006/0dcd6aa9-0ed9-4b38-aaf7-2cb945e190061.gif)
3.集成块管脚排列图见附录
三、实验仪器及器材
1.数字实验箱2.集成块74LS00
3.集成块74LS54 4.集成块74LS86
5.万用表6.+5V直流电源
图4-4-3与非门、与或非门和异或门构成全加器
四、实验内容及环节
1.检查所用集成块好坏。
2.测试用与非门构成半加器逻辑功能。
(1)按图4-4-1接线,先写出其逻辑表达式,然后将输入端A、B接在实验箱逻辑控制开关插孔,X1、X2、X3、Sn、Cn分别接在电平显示插孔接好线后,进行测试。
(2)变化输入端A、B逻辑状态,观测各点相应逻辑状态,将成果填入表4-4-1中,测试完毕,切断电源,分析输出端逻辑状态与否对的。
表4-4-1
输入端
输出端
A
B
X1
X2
X3
Sn
Cn
1
3.测试用异或门和与非门构成半加器逻辑功能
(1)按图4-4-2接线,将输入端A、B分别接在逻辑控制开关插孔,Cn、Sn分别接在电平显示插孔,接好线后进行测试。
(2)变化输入端An、Bn逻辑状态,观测Sn和Cn显示状态,并将测试成果填入表4-4-2中,并分析成果对的与否。
若输出有误,分析其因素并查找故障点。
4.测试用与非门、与或非门构成全加器逻辑功能。
(1)按图4-4-3接线,输入端An、Bn、Cn-1分别接逻辑控制开关插孔,Sn、Cn分别接电平显示插孔,接好线后进行测试。
表4-4-2
被加数
加数
输出端
半加和
进位
(2)变化An、Bn、Cn-1输入状态,观测输出Sn和Cn相应逻辑状态,将观测成果填入表4-4-3中。
切断电源后,分析成果对的与否,若输出有误,分析其因素并查找故障点。
表4-4-3
被加数An
加数Bn
低位进位Cn-1
输出
全加和Sn
进位Cn
五、实验注意事项
1.实验接线前一方面验证用到与或非、异或、与非门逻辑功能,检查集成块与否完好。
2.与或非、异或、与非门中,当某一组输入端不用时,应按规定解决。
六、实验报告规定
1.分析逻辑电路图,阐明逻辑电路功能。
2.对逻辑电路功能进行实验测试,并记录测试成果。
3.分析组合电路实验体会。
实验三组合逻辑电路设计与测试
一、实验目
1.掌握组合逻辑电路设计与测试办法。
2.进一步提高归纳逻辑问题能力。
二、实验原理
1.使用中、小规模集成电路来设计组合电路是最常用逻辑电路设计办法。
设计组合电路普通环节如图4-5-1所示。
图4-5-1组合逻辑电路设计流程图
依照设计任务规定建立输入、输出变量,并列出真值表。
然后用逻辑代数或卡诺图化简法求出简化逻辑表达式。
并按实际选用逻辑门类型修改逻辑表达式。
依照简化后逻辑表达式,画出逻辑图,用原则器件构成逻辑电路。
最后,用实验来验证设计对的性。
2.组合逻辑电路设计举例
用“与非”门设计一种表决电路。
当四个输入端中有三个或四个为“1”时,输出端才为“1”。
设计环节:
依照题意列出真值表如表4-5-1所示,再填入卡诺图表4-5-2中。
表4-5-1
D
C
Z
表4-5-2
DA
BC
00
01
11
10
由卡诺图得出逻辑表达式,并演化成“与非”形式。
Z=ABC+BCD+ACD+ABD
=
依照逻辑表达式画出用“与非门”构成逻辑电路如图4-5-2所示。
图4-5-2表决电路逻辑图
用实验验证逻辑功能在实验装置恰当位置选定三个14P插座,按照集成块定位标记插好集成块CC4012。
按图4-5-2接线,输入端A、B、C、D接至逻辑开关输出插口,输出端Z接逻辑电平显示输入插口,按真值表(自拟)规定,逐次变化输入变量,测量相应输出值,验证逻辑功能,与表4-5-1进行比较,验证所设计逻辑电路与否符合规定。
三、实验仪器与器件
1.+5V直流电源2.逻辑电平开关
3.逻辑电平显示屏4.直流数字电压表
5.CC4011×
2(74LS00)CC4012×
3(74LS20)CC4030(74LS86)
CC4081(74LS08)74LS54×
2(CC4085)CC4001(74LS02)
四、实验内容及环节
1.按图4-5-1接线验证四人表决器逻辑功能。
2.设计一种三人表决器,设计规定A具备否决权,用与非门完毕电路,规定按本文所述设计环节进行,直到测试电路逻辑功能符合设计规定为止。
3.三人表决器列出真值表如表4-5-1
表4-5-1
输入
输出
Y
4.依照三人表决器真值表,画出三变量逻辑卡诺图
5.三人表决器设计参照电路图4-5-3
图4-5-3三人表决A具备否决权电路逻辑图
*6.下列设计题目供同窗们依照自己学习兴趣选做
(1)数据范畴批示器设计与实验:
设A、B、C、D是4位二进制数码,可用来表达16个十进制数。
设计一种组合逻辑电路,使之能区别下列三种状况
0≤X≤4;
5≤X≤9;
10≤X≤15:
规定用与非门及八选一数据选取器两种办法实现。
(2)数码转换电路设计与实验:
有一测试系统测试成果是以二进制数码表达,数范畴为0~13,规定用两个七段数码管显示十进制数,试设计将二进制数码转换成2位8421BCD码电路。
(3)奇偶校验电路设计与实验:
用一种3线—8线译码器和至少门电路设计一种奇偶校验电路,规定当输入四个变量中有偶数个1时输出为1,否则为0。
(4)3位二进制加/减器设计与实验
①有进位输出3位二进制全加器设计与实验:
全加器输入变量是被加数Bi、加数Ai以及低位送来进位Ci,输出函数为和数Si及向高位发出来进位Ci+1,下标i为二进制数第i位。
规定设计一种3位二进制全加器。
②3位二进制全减器设计与实验:
全减器输入变量为被减数Xi、减数Yi以及低位送来借位Bi,全减器输出为差数Di,以及向高位发出借位Bi+1,下标i为二进制数第i位。
(4)规定设计一种3位二进制全减器。
3位二进制加/减器设计与实验:
在控制变量控制下,既能做加法运算又能做减法运算电路称为加/减器。
其输入变量为加数Ai(被减数Xi)、被加数Bi(减数Yi)、低位来进位Ci(借位Bi),以及控制加/减运算控制变量M。
当M为高电平时做加法运算,当M为低电平时做减法运算。
其输出端有两个:
一是和(差)数Si(Di),另一种是向高位发出进位Ci+1:
(借位Bi+1)。
设计一种3位二进制加/减器。
(5)编码器、译码器设计与实验
①8421BCD编码器设计与实验:
此电路具备10个数码输入端0~9,当某一输入端为高电平而别的输入端全为低电平时,表达有某一种十进制数码输入,输出仍为相应4位二进制数码,这个数码称做BCD码。
试设计一种BCD码编码器。
②8421BCD译码器设计与实验:
此电路有输入端四个,输入8421BCD码;
有十个输出端,分别表达十进制数码0~9。
当某一输出为高电平时,表达相应8421BCD码被译出,此电路与上述编码器连起来,可以互相校验设计对的性。
试设计一种8421BCD码译码器。
(6)显示电路设计与实验:
设计一种显示电路,用七段译码器显示A、B、C、D、E、F、G和H8个英语字母。
规定先用3位二进制数对这些字母进行编码,然后进行译码显示。
(7)血型关系检测电路设计与实验:
人类有四种血型:
A、AB、B和O型。
输血时。
输血者和受血者必要符合图4-5-4规定,即O型血可以输给任何血型人,但是O型血人只能接受O型血;
AB型血人只能输给AB型血人;
但AB型血人能接受所有血型血;
A型可以输给A型及AB型血人,而A型血人能接受A型血及O型血;
B型血输给B型及AB型血人,而B型血人能接受B型血及O型血。
试用与非门设计一电路,判断输血和受血者与否符合规定。
如符合,输出为1,否则输为0。
图4-5-4血型关系示意图
五、实验注意事项
1.依照所给原则器件完毕设计组合电路任务,并画出逻辑电路图。
2.实验接线前应先验证用到与非门逻辑功能,检查其好坏。
3.当与非门中某一端不用时应作解决。
4.实验课前同窗们运用课余时间设计好逻辑电路图。
5.带*实验项目为选做内容。
六、实验报告规定
1.写出所选题目实验环节和测试办法。
2.依照所选用器件画出逻辑电路图,并安装调试电路。
3.分析实验成果,排除实验过程中浮现故障。
4.组合电路设计体会。
实验四 译码器及其应用
一、实验目
1.掌握中规模集成译码器逻辑功能和用法。
2.熟悉数码管用法。
二、实验原理
译码器是一种多输入、多输出组合逻辑电路。
它作用是把给定代码进行“翻译”,变成相应状态,使输出通道中相应一路有信号输出。
译码器在数字系统中有广泛用途,不但用于代码转换、终端数字显示,还用于数据分派,存贮器寻址和组合控制信号等。
不同功能可选用不同种类译码器。
译码器可分为通用译码器和显示译码器两大类。
前者又分为变量译码器和代码变换译码器。
1.变量译码器(又称二进制译码器),用以表达输入变量状态,如2线-4线、3线-8线和4线-16线译码器。
若有n个输入变量,则有2n个不同组合状态,就有2