EDA实验报告实验二：ALU的设计Word格式文档下载.doc

EDA实验报告实验二：ALU的设计Word格式文档下载.doc

《EDA实验报告实验二：ALU的设计Word格式文档下载.doc》由会员分享，可在线阅读，更多相关《EDA实验报告实验二：ALU的设计Word格式文档下载.doc（3页珍藏版）》请在冰豆网上搜索。

5.图形设计方法

1.掌握文本输入设计方法；

2.熟悉QuartusⅡ软件的使用及设计流程；

3.掌握ALU原理，能进行ALU的设计。

6.

三、实验器材

三、实验器材

PC机一台、EDA教学实验系统一台、下载电缆一根（已接好）、导线若干

四、实验要求

1、用文本输入法设计一个ALU；

2、用波形编辑工具生成一个ALU的测试向量（即测试数据）；

3、完成ALU的时序仿真。

五、实验原理与内容

1、原理：

ALU是数字系统中的基本逻辑器件，其可以执行算术运算和逻辑运算操作的电路。

该电路用信号sel的最高位来选择输出哪一种运算结果，sel最高位选择输出哪一种运算。

实验表明，ALU可用多种方式实现，因此本实验中的ALU可采用WITH/SELECT语句方法生成。

2、实现框图：

用WITH/SELECT语句方法实现的ALU框图如图1-1所示：

逻辑单元

算术单元

多路复用器

sel（3:

0）

cin

b（7:

a（7:

y（7:

sel（3）

（）

图1-1

六、实验步骤

1、用文本输入法设计一个ALU

2、对最后的顶层文件进行编译、仿真和下载；

七、实验报告

1、写出实验源程序，并附上综合结果和仿真波形；

LIBRARYieee;

USEieee.std_logic_1164.all;

USEieee.std_logic_unsigned.all;

ENTITYALUIS

PORT（a,b:

INSTD_LOGIC_VECTOR（7DOWNTO0）;

sel:

INSTD_LOGIC_VECTOR（3DOWNTO0）;

cin:

INSTD_LOGIC;

y:

OUTSTD_LOGIC_VECTOR（7DOWNTO0））;

ENDALU;

ARCHITECTUREdataflowOFALUIS

SIGNALarith,logic:

STD_LOGIC_VECTOR（7DOWNTO0）;

BEGIN

WITHsel（2DOWNTO0）SELECT

arith<

=aWHEN”000”,

a+1WHEN“001”,

a-1WHEN“010”,

bWHEN“011”,

b+1WHEN“100”,

b-1WHEN“101”,

a+bWHEN“110”,

a+b+cinWHENOTHERS;

logic<

=NOTaWHEN“000”,

NOTbWHEN“001”,

aANDbWHEN“010”,

aORbWHEN“011”,

aNANDbWHEN“100”,

aNORbWHEN“101”,

aXORbWHEN“110”,

NOT（aXORb）WHENOTHERS;

WITHsel（3）SELECT

y<

=arithWHEN‘0’,

logicWHENOTHERS;

ENDdataflow;

2、分析实验结果；

本次实验的结果符合本次试验的目的，符合ALU的各种执行结果。

采用时序仿真时由于加入了延时文件和串扰等因素，但结果基本正确。

3、心得体会――

通过本次实验熟悉并掌握了quartusII的基本应用，比较熟练的掌握了其操作的各个步骤。

也更好的理解了ALU的基本原理等知识。

但不足的是本实验中出现了一些错误，在几番调试后终于得以解决，这要感谢同学的帮助。

以后对本软件的使用要更加勤奋认真，对VHDL编程要多加练习，只有这样才能更好的学好这门课。