电子技术课程设计-数字钟设计Word格式.doc
《电子技术课程设计-数字钟设计Word格式.doc》由会员分享，可在线阅读，更多相关《电子技术课程设计-数字钟设计Word格式.doc（15页珍藏版）》请在冰豆网上搜索。
应具有校时功能。
2、用中小规模集成电路组成电子钟，并在实验箱上进行组装、调试。
3、画出框图和逻辑电路图，写出设计、实验总结报告。
四、方案论证
方案一：
4MHz的石英晶体构成振荡器。
74LS160构成分频器，对石英晶体振荡器分频。
74LS160分别组成六十进制的秒计数器、六十进制分计数器、二十四进制时计数器。
使用74LS48作为驱动器，DPY-Amber-CC共阴极数码管作为显示器。
用74LS00及74LSO4芯片构成时间校准电路。
使用由4MHz的石英晶体振荡器和由74LS160构成的分频器构成的产生震荡周期为一秒的标准秒脉冲，把振荡周期为一秒的标准秒脉冲输入秒计数中，把秒计数器地进位输出作为分计数器的CP脉冲，分计数器的进位输出作为时计数器的CP脉冲。
74LS48驱动器驱动共阴极数码管显示数字。
当校准电路工作时，计数电路不工作。
方案二：
用555定时器构成1KHz的多谐振荡器。
用74LS160构成分频器。
构成的产生震荡周期为一秒的标准秒脉冲，由74LS160分别组成六十进制的秒计数器、六十进制分计数器、二十四进制时计数器。
555定时器构成1KHz的多谐振荡器，经74LS160构成分频器的分频，分成1Hz的周期信号。
把震荡周期为一秒的标准秒脉冲输入秒计数中，把秒计数器地进位输出作为分计数器的CP脉冲，分计数器的进位输出作为时计数器的CP脉冲。
结论：
方案一、方案二都很可以实本设计。
但是方案一由于4MHz石英晶体振荡器产生的频率为4MHz，造成分频电路复杂，整个电路分频较困难，信号发生电路比较复杂。
而555定时器构成的多谐振荡器的震荡频率输出信号频率为1KHz，分频电路比较容易实现。
整体信号发生电路简单。
所以选用方案二。
五、系统框图
数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。
由于计数的起始时间有时与标准时间不一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。
可以用555定时器构成多谐振荡器电路产生标准信号。
图1所示为本课程设计的数字钟组成框图。
时显示电路
驱动电路
分显示电路
秒显示电路
计数电路
校时电路
信号发生电路
分频电路
1kHz信号
1Hz信号
进位
图1系统框图
六、模块电路
1、信号发生电路
图为信号发生电路，555定时器组成多谐振荡器，多谐振荡器产生1U的信号频率。
电阻、电容参数值计算如下：
U1为电路的滤波电容，提高电路的稳定性，一般选取0.01UF.
因为信号发生电路频率为1看还在，所以其3脚输出的信号周期为0.001s.555定时器组成的多谐振荡器周期计算公：
，取R为4.7kΏ，得C=0.103UF。
C近似取0.1UF，选取以上的电阻、电容，多谐振荡器产生1KHz信号。
下图为信号发生电路原理图
图2信号发生电路原理图
2、分频电路
2.174LS160芯片介绍
在本设计过程中将多次用到74LS160，这里对它的引脚图以及功能做一下介绍（如表1、表2、表3）。
表1设计过程中所画的图中74LS160的引脚介绍
74LS160逻辑符号
各引脚顿的名称
DDDD
置数端
QQQQ
输出端
EPET
工作状态控制端
LD
预置数控制端
RD
异步置零（复位）端
ＣO
进位输出端
CLK
信号输入端
表274LS160的功能表
74LS160的功能表
EPET
工作状态
×
1
×
清零
↑
预置数
11
计数
表374LS160的真值表
74LS160的真值表
Q
2
3
4
5
6
7
8
9
10
通过对74LS160的功能表（表1）的观察可知，使用74LS160实现十进制计数器的功能时，EP端和ET端均要接1，端和端不用的要接1。
2.2分频器
分频电路实际上是一个1000进制计数器。
ET、EP开始都很为1，都工作在计数状态，当多谐振荡器产生的1000HZ的信号脉冲时，首先输入进U1（74LS160）CLOCK脉冲输入端，U1开始计数，本设计采用的是串行进位方式，当U1计数为9时,U1进位输出端CO为高电平经反相器74LS04后，使U2的CLOCK端为低电平。
下一个计数脉冲到达后，U1变为0，U1的CO端跳回低电平，经反相器使U2的CLOCK输入端产生一个整跳变，于是U2计入1，两片74LS160不是同步工作的。
同理，当U2计数9时，下一个脉冲到达U2后，U2变为0，U3计入1，当U3计入9时，U3的CO进位输出为1，输出变为1Hz的频率信号。
当下一个脉冲到达U3时，U3变为0，如此循环。
下图为分频电路原理图
图3分频电路原理图
3计数电路
3.1秒、分计时电路
因为秒计时，和分计时都是六十进制计数，所以在此将它们归在一起。
秒计时电路使用原理为六十进制计数，当计数器记到59时，再来一个计数脉冲，计数器进位输出变为1，送到更高一级的计数电路中去，同时自身置0。
下面是六十进制计数器具体工作原理：
本计数器采用的是并行进位整体置数方式。
当分频电路产生1Hz信号时，信号被加到U1和U2CLOCKU端，但刚开始U1的ET和EP端为高电平U1工作（计数），而U2的ET和EP端受U1进位输出端CO控制，刚开始计数时，U1进位输出端为0，所以U2不工作，当U1计数为9时，U1进位输出为1，此时U2计数。
当下一个脉冲到来后，U1跳变为0，此时进位输出为0，U2又不工作，一直等到U1计数记到9时，U2才计数，每输入十个脉冲信号，U2记一次数。
当U2计数记到5时（为0101时）且U1为9时（为1001时）即U1的14脚11脚位高电平且U2的14脚12脚为高电平时，相应的脚接到四输入与非门中，此时四个脚输入全为高电平，与非门输出为低电平，与非门的输出接到U1、U2的置数端，置数端接入低电平有效，此时U1、U2置数工作，U1、U2置数输入为相应芯片上的预置数输入端的值，由于U1、U2的预置数输入端接地，即预置数为0000，此时计数器清零，又开始重新计数。
下图为六十进制计数器原理图
图4六十进制计数器原理图
3.2、二十四进制计数器
二十四进制计数器原理与六十进制计数器原理相似，只不过与非门采用的是三输入与非门，因为二十四进制计数器是在U1计数为3，且U2计数为2时进位的，此时只需要三个引脚的逻辑值即可，二十四进制计数器的计数脉冲是分进位的进位脉冲信号。
三输入与非门的三个引脚分别接U1的13、14脚和U2的13脚，当U1的计数为3时，即U1的13、14脚位高电平并且U2的13都为高电平时，74LS10的三个输入端值都为1此时与非门输出为0，与非门的输出接到置数端进行置数处理。
当U1、U2进行置数时，U1、U2全被置成零，此时计数器清零，可以重新开始计数。
下图为二十四进制电路原理图
图5二十四进制计数原理图
4、驱动电路
驱动电路主要集成芯片是74LS48，他的输入信号为单个74LS160计数器的输出信号，74LS48电路中灯测试输入端，灭灯输入、灭零输出和灭零输入均为无效状态，故其相应的引脚接高电平，表示上述功能不工作。
74LS48输出端接显示译码器的相应管脚。
译码器输出端分别接相应的显示电路输入端。
图6为驱动电路原理图
图6驱动电路原理图
5、显示电路
DS1（DPY-Amber-CC）是共阴集数码管，共阴极的数码管，KK接低电平。
由于共阴极数码管当中的二极管耐压值一般为2v左右，所以要在电源上接一个分压电阻（1看）进行分压。
7脚（显示小数点）在本设计当中不需要显示，所以接地即可。
图7为数码管外形图，图8为共阴极数码管原理图，图9为显示电路原理图。
图7数码管外形图
图8共阴极数码管原理图
图9显示电路原理图
6、校准电路
图为校时电路工作，当电子钟计数不准时需要对其进行校时处理。
校时时，开关S断开，此时反相器U2A输出为低电平，右边的与非门U1C被锁住，来自低一级的进位脉冲（12脚信号值）无法通过右边的与非门U1C，U1C的输出值被置为1，U1A的2脚输入始终为1,；
此时U1A打开，其值受U1B控制；
此时U1B的5脚位为1，高电平，U1B打开，此时U1B的输出值完全受4脚控制，即受单脉冲信号控制，当输入一个单脉冲时（高电平）U1B输出为低电平，则相应的U1A输出值为高电平。
当开关闭S合式，电路正常计数。
U1B，和U1C的情况相反，U1B的5脚为低电平，U1B被锁住，即U1B的输出不受4脚（单脉冲信号）影响，U1B输出始终为1，而U1C的13脚输入值由于之前有反相器的反向，所以其输入值为1，与非门打开，U1C的输出值与其低一级的进位信号相同，当有进位信号时，U1C输出为0，U1A输出为1，完成计数功能，U1A输出值送到相应的计数电路中。
当三个相同的门电路组合起来，分别控制时、分、秒计数器时，校时电路就完成了。
图10为单校时电路，图11为总校时电路
图10单校时电路
图11总校时电路
七、总电路
本电路是以555定时器组成多谐振荡器作为频率发生器，多谐振荡器产生1000H
升级会员 