计算机组成原理习题.docx
《计算机组成原理习题.docx》由会员分享，可在线阅读，更多相关《计算机组成原理习题.docx（32页珍藏版）》请在冰豆网上搜索。
计算机组成原理习题
《计算机组成原理习题》
一．选择题：
1用16位字长（其中一位符号位）表示定点小数时，所能表示的数值范围是______。
A.0≤│N│≤1-2-（16+1）B.0≤│N│≤1-2-16
C.0≤│N│≤1-2-（16-1）D.0≤│N│≤1
2.运算器虽有许多部件组成，但核心部件是______。
A.数据总线B.算术逻辑运算单元C.多路开关D.累加寄存器
3.某计算机字长32位，其存储容量为4MB，若按字编址，它的寻址范围是______。
A.1MB.4MBC.4MD.1MB
4.常用的虚拟存贮系统由______两级存贮器组成，其中辅存是大容量的磁表面存贮器。
A.主存-辅存B.快存-主存C.快存-辅存D.通用寄存器-主存
5.单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数以外，另一个数常需采用______。
A.堆栈寻址方式B.立即寻址方式C.隐含寻址方式D.间接寻址方式
6.为确定下一条微指令的地址，通常采用断定方式，其基本思想是______。
A.用程序计数器PC来产生后继微指令地址
B.用微程序计数器μPC来产生后继微指令地址
C.通过微指令顺序控制字段由设计者指定或由设计者指定的判别字段控制产生后继微指令地址
D.通过指令中指定一个专门字段来控制产生后继微指令地址
7没有外存贮器的计算机监控程序可以存放在______。
ARAMBROMCRAM和ROMDCPU
8在定点二进制运算其中，减法运算一般通过______来实现
A原码运算的二进制减法器B补码运算的二进制减法器
C补码运算的十进制加法器D补码运算的二进制加法器
9某计算机字长32位，其存储容量为4MB，若按半字编址，它的寻址范围是______。
A0——4MBB0——2MBC0——2MD0——1MB
10.在虚拟存贮器中，当程序正在执行时，由______完成地址映射。
A程序员B编译器C装入程序D操作系统
11.指令系统中采用不同寻址方式的目的主要是______。
A实现存贮程序和程序控制B缩短指令长度，扩大寻址空间，提高编程灵活性
C可以直接访问外存D提供扩展操作码的可能并降低指令译码难度
12用于笔记本电脑的外存储器一般是______。
A软磁盘B硬磁盘C固态盘D光盘
13周期挪用方式常用于______方式的输入/输出中。
ADMAB中断C程序传送D通道
14计算机硬件能直接执行的只有______。
A.符号语言B机器语言C汇编语言D机器语言和汇编语言
15.假定下列字符码中有奇偶校验位，但没有数据错误，采用偶校验的字符码是______。
A.11001011B.11010110C.11000001D.1100100
16运算器的主要功能是进行______。
A.逻辑运算B.算术运算C.逻辑运算与算术运算D.初等函数的运算
17某计算机字长16位，它的存贮容量是64KB，若按字编址，那么它的寻址范围是______。
A.64KB.32KC.64KBD.32KB
18主存贮器和CPU之间增加cache的目的是______。
A.解决CPU和主存之间的速度匹配问题B.扩大主存贮器的容量
C.扩大CPU中通用寄存器的数量D.扩大外存的容量
19用于对某个寄存器中操作数的寻址方式称为______寻址。
A.直接B.间接C.寄存器直接D.寄存器间接
20系统总线中地址线的功能是______。
A.选择主存单元地址B.选择进行信息传输的设备
C.选择外存地址D.指定主存和I/O设备接口电路的地址
21在微型机系统中，外围设备通过______与主板的系统总线相连接。
A.适配器B.设备控制器C.计数器D.寄存器
22．某寄存器中的值有时是地址，因此只有计算机的______才能识别它。
A.译码器B.判别程序C.指令D.时序信号
23．存贮单元是指______。
A.存放一个二进制信息位的存贮元B.存放一个机器字的所有存贮元集合
C.存放一个字节的所有存贮元集合D.存放两个字节的所有存贮元集合
24．相联存贮器是按______进行寻址的存贮器。
A.地址指定方式B.堆栈存取方式C.内容指定方式D.地址指定与堆栈
25．寄存器间接寻址方式中，操作数处在______。
A.通用寄存器B.主存单元C.程序计数器D.堆栈
7．
26．操作控制器的功能是______。
A.产生时序信号B.从主存取出一条指令C.完成指令操作的译码
D.从主存取出指令，完成指令操作码译码，并产生有关的操作控制信号，以解释执行该指令
27．通道对CPU的请求形式是______。
A.自陷B.中断C.通道命令D.跳转指令
28．某机字长32位，其中1位符号位，31位表示尾数。
若用定点整数表示，则最大
正整数是______。
A.+（231-1）B.+（230-1）C.+231D.+232
29．在定点运算器中，无论采用双符号位还是单符号位，必须有______，它一般用______来实现。
A.译码电路与非门B.编码电路或非门
C.溢出判断电路异或门D.移位电路与或非门
30．双端口存储器所以能高速进行读写，是因为采用______。
A.高速芯片B.两套相互独立的读写电路
C.流水技术D.新型器件
31．多总线结构的计算机系统，采用______方法，对提高系统的吞吐能力最有效。
A.多端口存贮器B.提高主存的速度
C.交叉编址多模存贮器D.高速缓冲存贮器
32．带有处理器的设备一般称为______设备。
A.智能化B.交互式C.远程通信D.过程控制
33下列表达式中正确的运算结果为______。
A.（10101）2×
（2）10=（20202）2
B.（10101）3×
（2）10=（20202）3
C.（10101）3×（3）10=（30303）3
D.（101010）3-（20202）3=（11011）3
34某计算机字长为32位，其存储容量为16M×32位，它的地址线和数据线的总和是______。
A.16B.32C.64D.56
35程序控制类指令的功能是______。
A.进行算术运算和逻辑运算B.进行主存与CPU之间的数据传送
C.进行CPU和I/O设备之间的数据传送D.改变程序执行的顺序
36由于CPU内部的操作速度较快，而CPU访问一次主存所花的时间较长，因此机器周期通常用______来规定。
A.主存中读取一个指令字的最短时间B.主存中读取一个数据字的最长时间
C.主存中写入一个数据字的平均时间D.主存中取一个数据字的平均时间
37系统总线中控制线的功能是______。
A.提供主存、I/O接口设备的控制信号和响应信号
B.提供数据信息
C.提供时序信号
D.提供主存、I/O接口设备的响应信号
38．______表示法主要用于表示浮点数中的阶码。
A.原码B.补码C.反码D.移码
39.[X]补=1.X1X2X3X4，当满足______时，X>-1/2成立。
A.X1=1，X2~X4至少有一个为1B.X1=1，X2~X4任意
C.X1=0，X2~X4至少有一个为1D.X1=0，X2~X4任意
40主存储器是计算机系统中的记忆设备，它主要用来______。
A.存放数据B.存放程序C.存放微程序D.存放数据和程序
41以下四种类型指令中，执行时间最长的是______。
A.RR型指令B.RS型指令C.SS型指令D.程序控制指令
42单地址指令为了完成两个数的算术运算，除地址指明的一个操作数外，另一个操作数常采用______寻址方式。
A.堆栈B.立即C.隐含D.间接
43下述I/O控制方式中，______主要由程序实现。
A.PPU方式B.中断方式C.DMA方式D.通道方式
44从器件角度看，计算机经历了四代变化。
但从系统结构看，至今绝大多数计算机仍属于______型计算机。
A.并行B.冯.诺依曼C.智能D.实时处理
45．下列数中最大的数是______。
A.（10011001）2B.（227）8C.（98）16D.（152）10
46EPROM是指______。
A.读写存储器B.只读存储器C.闪速存储器D.光擦除可编程只读存储器
47流水CPU是由一系列叫做“段”的处理线路所组成。
和具备m个并行部件的CPU相比，一个m段流水CPU______。
A.具备同等水平的吞吐能力B.不具备同等水平的吞吐能力
C.吞吐能力小于前者的吞吐能力D.吞吐能力大于前者的吞吐能力
48在集中式总线仲裁中，______方式响应时间最快，______方式对电路故障最敏感。
A.菊花链B.独立请求C.计数器定时查询
二．填空题（每小题3分，共15分）
1．IEEE754标准，一个浮点数由A______、阶码E、尾数M三个域组成。
其中阶码E的值等于指数的B______加上一个固定C______。
2．相联存储器不按地址而是按A______访问的存储器，在cache中用来存放B______，在虚拟存储器中用来存放C______。
3．CPU从主存取出一条指令并执行该指令的时间叫做A______，它常用若干个B______来表示，而后者又包含有若干个C______。
4.每一种外设都是在它自己的A______控制下进行工作，而A则通过B______和C______相连，并受C控制。
5.在计算机系统中，CPU对外围设备的管理处程序查询方式、程序中断方式外，还有A______方式，B______方式，和C______方式。
6．存储器的技术指标有A______、B______、C______和存储器带宽。
7．寻址方式根据操作数的A______位置不同，多使用B______型和C______型。
8.PCI总线采用A______协议和B______仲裁策略，具有C______能力。
9.计算机系统中的存储器分为A______和B______。
在CPU执行程序时，必须将指
令存放在C______中。
10．为了实现运算器的A______，采用了B______进位、C______乘除法等并行技术。
11．闪速存储器能提供高性能、低功耗、高可靠性以及A______能力，为现有的B_____
_体系结构带来巨大变化，因此作为C______用于便携式电脑中。
12．CPU中，保存当前正在执行的指令的寄存器为A______，保存下一条执行的指令的地址的寄存器为B______，保存CPU访存地址的寄存器为C______。
13．Cache是一种A______存储器，是为了解决CPU和主存之间B______不匹配而采用的一项重要的硬件技术。
现发展为C______体系。
14．一个较完善的指令系统应包含A______类指令，B______类指令，C______类指令，程序控制类指令，I/O类指令，字符串类指令，系统控制类指令。
15．并行处理技术已经成为计算机发展的主流。
它可贯穿于信息加工的各个步骤和阶段概括起来，主要有三种形式：
A______并行；B______并行；C______并行。
16．为了解决多个A______同时竞争总线，B______必须具有C______部件。
17.多个用户共享主存时，系统应提供A______。
通常采用的方法是B______保护
和C______保护，并用硬件来实现。
18．RISC指令系统最大特点是：
A______；B______固定；C______种类少。
19．流水CPU是以A______为原理构造的处理器，是一种非常B______的并行技术。
目
前的C______微处理器几乎无一例外地使用了流水技术。
20.衡量总线性能的重要指标是A______。
它定义为本身所能达到的最高B______。
PCI总线的指标可达C______。
21.计算机系统中，下列部件都能够存储信息：
①主存②CPU内的通用寄存器③cache④磁带⑤磁盘。
按照CPU存取速度排列，由快到慢依次为A______，其中，内存包括B______；属于外存的是C______。
22.总线同步定时协议中，事件出现在总线的A______由B______信号确定，C______周期的长度是固定的。
23．Cache是一种A______存储器，是为了解决CPU和B______之间C______上不匹配而采用的一项重要硬件技术。
24．当今的CPU芯片除了包括定点运算器、操作控制器外，还包括A______、B______运算器和C______管理部件。
25．按照总线仲裁电路的A______不同，总线仲裁有B______仲裁和C______仲裁两种方式。
26．DMA和CPU分时使用内存的三种方式是：
A______，B______，C______。
27．中断处理需要有中断A______，中断B______产生，中断C______等硬件支持。
28.字符信息是A______数据，它处理B______领域的问题。
国际上采用的字符系统是七单元的C______码。
29.指令格式中，操作码字段表征指令的A______，地址码字段指示B______。
微型机中多采用C______混合方式的指令格式。
30并行处理技术已经成为计算机技术发展的主流。
从原理上概括，主要有三种形式：
A______并行，B______并行，C______并行。
31总线有A______特性、B______特性、C______特性、D______特性，因此必须标准化。
三简答题
1.高速缓冲存储器在计算机系统中的主要作用是什么？
用什么类型的存储器芯片实现，为
什么？
高速缓冲存储器与主存在读/写原理方面有何区别？
2.高速缓冲存储器有哪三种主要的映像方式？
从地址影射和地址变换比较它们各自的组成特点
3.简要说明指令周期、CPU周期和时钟周期三者之间的关系
4.一般情况下，怎么区分从内存取出的机器字是数据字还是指令字？
三．综合题
（9分）1.证明：
[x+y]移=[x]移+[y]补（mod2n+1）;
由移码定义有[x]移=2n+x2n>x
-2n,同时由补码的定义[y]补=2n+1+y
[x]移+[y]补=2n+x+2n+1+y
=2n+1+（2n+（x+y））
即[x+y]移=[x]移+[y]补（mod2n+1）
2.某机主存容量为64K*16位，才用单字长，单地址指令，共有60条。
试采用直接，间接，变址这四种寻址方式设计指令格式，并说明每一种寻址方式的寻址范围及有效地址计算方法。
P191
3某机采用微程序控制器设计，已知每条机器指令的执行过程均可分解成8条微指令组成的微程序，该机指令系统采用6位定长操作码格式，控制存储器至少能容纳多少条微指令，如何确定机器指令操作码与该指令微程序的起始地址的对应关系，请给出具体方案。
P274
4..（9分）证明-[Y]补=+[-Y]。
解：
因为[x–y]补=[x]补+[-y]补
所以[-y]补=[x-y]补-[x]补
又因为[y]补+[x]补=[x+y]补
（1）
所以[y]补=[x+y]补-[x]补
（2）
（1）+
（2）:
[y]补+[-y]补=[x–y]补+[x+y]补-[x]补-[x]补
=[x]补-[y]补+[x]补+[y]补-[x]补-[x]补
=0
所以：
-[y]补=[-y]补
M
5．（10分）参见图B12.1的数据通路，画出指令“STA,R1,（R2）”的指令周期流程图，其含义是将寄存器R1的内容传送至（R2）地址的存储器单元中。
标出各微操作信号序列。
图B12.1
解：
PC→AR
PCO，G，ARi
M→DR
取R/W=1（读）
指
DR→IR
DRO，G，IRi
译码
R2→AR
R2O，G，ARi
执
R1→DR
行
指R1O,G,DRi
令
DR→M
R/W=0（写）
图B12.3
6．（10分）机器字长32位，主存容量为1MB，16个通用寄存器，共32条指令，请设计双地址指令格式，要求有立即数、直接、寄存器、寄存器间接、变址、相对六种寻址方式。
解：
根据题意，有32种操作码，故OP字段占5位，16个通用寄存器各占4位（源、目的）；寻址模式字段X占3位；剩余字段D为立即数和直接寻址使用，指令格式如下：
5位3位4位4位16位
OP
X
源
目的
D
寻址模式定义如下：
X=000,立即数=D
X=001,直接寻址，E=D
X=010,寄存器直接寻址
X=011,寄存器间接寻址,E=（R）
X=100,变址寻址，E=（R）+D
X=101,相对寻址，E=（PC）+D
十．（9分）请在下表中填写CISC和RISC的主要特征对比
比较内容
CISC
RISC
指令系统
指令数目
指令格式
寻址方式
指令字长
可访存指令
各种指令使用频率
各种指令执行时间
优化编译实现
程序源代码长度
控制器实现方式
软件系统开发时间
解：
根据传输速率，磁盘优先权最高，磁带次之，打印机最低。
如下图：
、
比较内容
CISC
RISC
指令系统
复杂、庞大
简单、精简
指令数目
一般大于200
一般小于100
指令格式
一般大于4
一般小于4
寻址方式
一般大于4
一般小于4
指令字长
不固定
等长
可访存指令
不加限定
只有LOAD/STORE指令
各种指令使用频率
相差很大
相差不大
各种指令执行时间
相差很大
绝大多数在一个周期内完成
优化编译实现
很难
较容易
程序源代码长度
较短
较长
控制器实现方式
绝大多数为微程序控制
绝大部分为硬布线控制
软件系统开发时间
较短
较长
7、（9分）一台处理机具有如下指令格式：
。
6位2位3位3位
OP
X
源寄存器
目标寄存器
地址
其格式表明有8个通用寄存器（长度16位），X为指定的寻址模式，主存最大容量为256K字
1）假设不用通用寄存器也能直接访问主存的每一个操作数，并假设操作码域OP=6位，请问地址码域应该分配多少位？
指令字长度应有多少位？
解：
因为218=256K字，地址域=18位
操作码域=6位
指令长度=18+3+3+6+2=32位
8、（10分）假设某计算机的运算器框图如图B13.1所示，其中ALU为16位的加法器（高电平工作），SA、SB为16位锁存器，4个通用寄存器由D触发器组成，Q端输出，其读写控制如下表所示：
读控制写控制
R
RA0
RA1
选择
W
WA0
WA1
选择
1
1
1
1
0
0
0
1
1
X
0
1
0
1
x
R0
R1
R2
R3
不读出
1
1
1
1
0
0
0
1
1
x
0
1
0
1
x
R0
R1
R2
R3
不写入
CLR
图B13.1
要求：
（1）设计微指令格式。
（2）画出ADD，SUB两条微指令程序流程图（不编码）。
解：
微指令字长12位，微指令格式如下：
01234567891011
RA0RA1
WA0WA1
R
W
LDSA
LDSB
SBALU
BALU
CLR
~
各字段意义如下：
RA0RA1—读R0—R3的选择控制。
WA0WA1—写R0—R3的选择控制。
LDSA—打入SA的控制信号。
LDSB—打入SB的控制信号。
SBALU—传送SB的控制信号。
BALU—传送
B的控制信号。
CLR－清暂存器SB为零的信号。
~－一段微程序结束，转入取机器指令的控制信号。
R—通用寄存器读命令W—通用寄存器写命令
（2）流程图如图B13.2。
解：
微指令字长12位，微指令格式如下：
01234567891011
RA0RA1
WA0WA1
R
W
LDSA
LDSB
SBALU
BALU
CLR
~
各字段意义如下：
RA0RA1—读R0—R3的选择控制。
WA0WA1—写R0—R3的选择控制。
LDSA—打入SA的控制信号。
LDSB—打入SB的控制信号。
SBALU—传送SB的控制信号。
BALU—传送
B的控制信号。
CLR－清暂存器SB为零的信号。
~－一段微程序结束，转入取机器指令的控制信号。
R—通用寄存器读命令W—通用寄存器写命令
9、（9分）CPU响应中断应具备哪些条件？
画出中断处理过程流程图。
解：
条件：
（1）在CPU中的中断屏蔽触发器IM必须是开放的。
（2）外设有中断请求时，中断请求触发器IR必须处于“1”状态，保持中断请求信号。
（3）外设接口中中断允许触发器EI必须为“1”，这样才能把外设中断请求送至CPU。
（4）当上述三个条件具备时，CPU在现行指令结束的最后一个机器周期响应中断。
流程图如下：
10、（9分）CPU执行一段程序时，cache完成存取的次数为5000次，主存完成存取的次数为200次。
已知cache存取周期为40ns，主存存取周期为160ns。
求：
1．Cache命中率H。
2．Cache/主存系统的访问效率e。
3．平均访问时间Ta。
解：
①命中率H=Nc/（Nc+Nm）=5000/（5000+2000）=5000/5200=0.96
②主存慢于cache的倍率R=Tm/Tc=160ns/40ns=4
访问效率：
ｅ＝ １／［ｒ＋（１－ｒ）Ｈ］＝１／［４+（１－４）×０.９６］
＝８９.３℅
③ 平均访问时间Ｔａ＝Ｔｃ／ｅ＝４０／０.８９３＝４５nｓ
11、（9分）CPU执行一段程序时，cache完成存取的次数为3800次，主存完成存取的次数为200次，已知cache存取周期为50ns，主存为250ns，求cache/主存系统的效率和平均访问时间。
解：
命中率H=Ne/（NC+Nm）=3800/（3800+200）=0.95
主存慢于cache的倍率：
r=tm/tc=250ns/50ns=5
访问效率：
e=1/[r+（1–r）H]=1/[5+（1–5）×0.95]=83.3%
升级会员 