微电子加工工艺总结.docx

微电子加工工艺总结.docx

《微电子加工工艺总结.docx》由会员分享，可在线阅读，更多相关《微电子加工工艺总结.docx（11页珍藏版）》请在冰豆网上搜索。

微电子加工工艺总结

1、分立器件和集成电路的区别

分立元件：

每个芯片只含有一个器件；集成电路：

每个芯片含有多个元件。

2、平面工艺的特点

平面工艺是由Hoerni于1960年提出的。

在这项技术中，整个半导体表面先形成一层氧化层，再借助平板印刷技术，通过刻蚀去除部分氧化层，从而形成一个窗口。

P-N结形成的方法：

1合金结方法

A、接触加热：

将一个p型小球放在一个n型半导体上，加热到小球熔融。

B、冷却：

p型小球以合金的形式掺入半导体底片，冷却后，小球下面形成一个再分布结晶区，这样就得到了一个pn结。

合金结的缺点：

不能准确控制pn结的位置。

②生长结方法

半导体单晶是由掺有某种杂质（例如P型）的半导体熔液中生长出来的。

生长结的缺点：

不适宜大批量生产。

扩散结的形成方式

与合金结相似点：

表面表露在高浓度相反类型的杂质源之中

与合金结区别点：

不发生相变，杂质靠固态扩散进入半导体晶体内部

扩散结的优点

扩散结结深能够精确控制。

平面工艺制作二极管的基本流程：

衬底制备——氧化——一次光刻（刻扩散窗口）——硼预沉积——硼再沉积——二次光刻（刻引线孔）——蒸铝——三次光刻（反刻铝电极）——P-N结特性测试

3、微电子工艺的特点

高技术含量设备先进、技术先进。

高精度光刻图形的最小线条尺寸在亚微米量级，制备的介质薄膜厚度也在纳米量级，而精度更在上述尺度之上。

超纯指工艺材料方面，如衬底材料Si、Ge单晶纯度达11个9。

超净环境、操作者、工艺三个方面的超净，如VLSI在100级超净室10级超净台中制作。

大批量、低成本图形转移技术使之得以实现。

高温多数关键工艺是在高温下实现，如：

热氧化、扩散、退火。

4、芯片制造的四个阶段

固态器件的制造分为4个大的阶段（粗线条）：

1材料制备

2晶体生长/晶圆准备

3晶圆制造、芯片生成

4封装

晶圆制备：

（1）获取多晶

（2）晶体生长----制备出单晶，包含可以掺杂（元素掺杂和母金掺杂）

（3）硅片制备----制备出空白硅片

硅片制备工艺流程（从晶棒到空白硅片）：

晶体准备（直径滚磨、晶体定向、导电类型检查和电阻率检查）→

切片→研磨→化学机械抛光（CMP）→背处理→双面抛光→边缘倒角→抛光→检验→氧化或外延工艺→打包封装

芯片制造的基础工艺

增层——光刻——掺杂——热处理

5、high-k技术

High—K技术是在集成电路上使用高介电常数材料的技术，主要用于降低金属化物半导体（MOS）晶体管栅极泄漏电流的问题。

集成电路技术的发展是伴随着电路的元器件（如MOS晶体管）结构尺寸持续缩小实现的。

随着MOS晶体管结构尺寸的缩小，为了保持棚极对MOS晶体管沟道电流的调控能力，需要在尺寸缩小的同时维持栅极电容的容量，这通常需要通过减小棚极和沟道之间的绝缘介质层厚度来实现，但由此引起的棚极和沟道之间的漏电流问题越来越突出。

High—K技术便是解决这一问题的优选技术方案。

因为，MOS器件栅极电容类似于一个平板电容，由于MOS器件面积、绝缘介质层厚度和介电常数共同决定，因此MOS器件栅极电容在器件面积减小的前提下，采用了High—K材料后，可以在不减小介质层厚度（因此栅极泄漏电流而不增加）的前提下，实现维护栅极电容容量不减小的目标。

High—K材料技术已被英特尔和IBM应用到其新开发的45mm量产技术中。

目前业界常用的High—K材料主要是包括HfO2在内的Hf基介质材料。

6、拉单晶的过程

装料——融化——种晶——引晶——放肩——等径——收尾——完成

7、外延技术的特点和应用

外延特点：

生成的晶体结构良好

掺入的杂质浓度易控制

可形成接近突变pn结的特点

外延分类：

按工艺分类

A气相外延（VPE）利用硅的气态化合物或者液态化合物的蒸汽，在加热的硅衬底表面和氢发生反应或自身发生分解还原出硅。

B液相外延（LPE）衬底在液相中，液相中析出的物质并以单晶形式淀积在衬底表面的过程。

此法广泛应用于III-V族化合半导体的生长。

原因是化合物在高温下易分解，液相外延可以在较低的温度下完成。

C固相外延（SPE）

D分子束外延（MBE）在超高真空条件下，利用薄膜组分元素受热蒸发所形成的原子或分子束，以很高的速度直接射到衬底表面，并在其上形成外延层的技术。

特点：

生长时衬底温度低，外延膜的组分、掺杂浓度以及分布可以实现原子级的精确控制。

按导电类型分类

n型外延：

n/n,n/p外延p型外延：

p/n,p/p外延

按材料异同分类

同质外延：

外延层和衬底为同种材料，例如硅上外延硅。

异质外延：

外延层和衬底为不同种材料，例如SOI（（绝缘体上硅）是一种特殊的硅片，其结构的主要特点是在有源层和衬底层之间插入绝缘层———埋氧层来隔断有源层和衬底之间的电气连接）

按电阻率高低分类

正外延：

低阻衬底上外延高阻层n/n+

反外延：

高阻衬底上外延低阻层

硅的气相外延的原理：

在气相外延生长过程中，有两步：

质量输运过程－－反应剂输运到衬底表面

表面反应过程－－在衬底表面发生化学反应释放出硅原子

掺杂

有意掺杂：

按器件对外延导电性和电阻率的要求，在外延的同时掺入适量的杂质，这称为有意掺杂。

自掺杂：

衬底中的杂质因挥发等而进入气流，然后重新返回外延层。

杂质外扩散:

重掺杂衬底中的杂质通过热扩散进入外延层。

外延的应用

1、双极型电路：

n/n+外延,在n型外延层上制作高频功率晶体管。

n/p外延：

双极型传统工艺在p衬底上进行n型外延通过简单的p型杂质隔离扩散，实现双极型集成电路元器件的隔离。

2、MOS电路:

外延膜的主要应用是作为双极型晶体管的集电极。

外延膜在MOS集成电路中的较新应用是利用重掺杂外延减小闩锁效应（寄生闸流管效应）。

8、分子束外延（MBE）的原理及其应用

在超高真空下，热分子束由喷射炉喷出，射到衬底表面，外延生长出外延层。

9、二氧化硅膜的用途

表面钝化：

保护器件的表面及内部，禁锢污染物。

掺杂阻挡层：

作为杂质扩散的掩蔽膜，杂质在二氧化硅中的运行速度低于在硅中的运行速度。

绝缘介质：

IC器件的隔离和多层布线的电隔离，MOSFET的栅电极，MOS电容的绝缘介质。

10、二氧化硅膜的获得方法

A：

热氧化工艺

B：

化学气相淀积工艺

C：

溅射工艺

D：

阳极氧化工艺

11、热氧化机制

①线性阶段，②抛物线阶段（生长逐渐变慢，直至不可忍受）

影响氧化速率的因素有：

氧化剂、晶向、掺杂类型和浓度、氧化剂的分压。

热氧化生长方法：

（1）干氧氧化：

干燥氧气，不能有水分；随着氧化层的增厚，氧气扩散时间延长，生长速率减慢；适合较薄的氧化层的生长。

氧化剂扩散到SiO2/Si界面与硅反应。

（2）水汽氧化:

气泡发生器或氢氧合成气源；原理：

（3）湿氧氧化：

湿氧氧化的各种性能都是介于干氧氧化和水汽氧化之间，其掩蔽能力和氧化质量都能够满足一般器件的要求。

（4）掺氯氧化：

薄的MOS栅极氧化要求非常洁净的膜层，如果在氧化中加入氯，器件的性能和洁净度都会得到改善。

减弱二氧化硅中的移动离子（主要是钠离子）的沾污影响，固定Na+离子；减少硅表面及氧化层的结构缺陷

12、SiO2/Si界面特性：

热氧化薄膜是由硅表面生长得到的二氧化硅薄膜。

高温生长工艺将使SiO2/Si界面杂质发生再分布，与二氧化硅接触的硅界面的电学特性也将发生变化。

杂质再分布：

有三个因素：

①分凝效应②扩散速率③界面移动

水汽氧化速率远大于干氧氧化速率，水汽氧化SiO2/Si界面杂质的再分布就远小于干氧氧化；湿氧氧化速率介于水汽、干氧之间，SiO2/Si界面杂质的再分布也介于水汽、干氧之间。

二氧化硅层中存在着与制备工艺有关的正电荷，这种正电荷将引起SiO2/Si界面P-Si的反型层，以及MOS器件阈值电压不稳定等现象。

可动离子或可动电荷

主要是Na+、K+、H+等，这些离子在二氧化硅中都是网络修正杂质，为快扩散杂质。

其中主要是Na+。

在人体与环境中大量存在Na+，热氧化时容易发生Na+沾污。

加强工艺卫生方可以避免Na+沾污；也可采用掺氯氧化，固定Na+离子。

固定离子或固定电荷

主要是氧空位。

一般认为：

固定电荷与界面一个很薄的（约30Å）过渡区有关，过渡区有过剩的硅离子，过剩的硅在氧化过程中与晶格脱开，但未与氧完全反应。

干氧氧化空位最少，水汽氧化氧空位最多。

热氧化时，首先采用干氧氧化方法可以减小这一现象。

氧化后，高温惰性气体中退火也能降低固定电荷。

13、氧化膜厚度的检测

劈尖干涉和双光干涉：

利用干涉条纹进行测量，因为要制造台阶，所以为破坏性测量。

比色法：

以一定角度观察SiO2膜，SiO2膜呈现干涉色彩，颜色与厚度存在相应关系。

比色法方便迅速，但只是粗略估计。

椭圆仪法：

入射的椭圆偏振光经氧化膜的多次反射和折射以后，得到了改变椭圆率的反射椭圆偏振光，其改变量和膜厚与折射率相关。

高频MOS结构C-V法：

测量金属栅极的电容，利用公式测量氧化膜层的厚度。

14、化学气相沉积定义

化学气相淀积（ChemicalVaporDeposition）是通过气态物质的化学反应在衬底上淀积薄膜的工艺方法。

与之对应的是：

PVD（蒸发和溅射），它主要应用于导体薄膜。

15、淀积技术包括哪两种？

CVD和PVD

16、LPCVD和APCVD的主要区别？

LPCVD有何优势？

APCVD：

原料以气相方式被输送到反应器内，原料气体向衬底基片表面扩散，被基片吸附，由于基片的温度高或其它能量提供给原料气体，使其发生表面化学反应，生成物在基片表面形成薄膜，而生成物中的其它物质是气相物质，扩散到气相中被带走。

LPCVD：

低压情况下，分子自由程较长，薄膜电极的均匀性较高。

LPCVD相对APCVD的特点：

增加了真空系统，气压在1-10-2Torr之间；压下分子自由程长，可以竖放基片；热系统一般是电阻热壁式。

17、PECVD的机理？

PECVD有何优势？

优势：

采用等离子体把电能耦合到气体中，促进化学反应进行,由此淀积薄膜；因此该法可以在较低温度下淀积薄膜。

PECVD常常是低温和低压的结合。

机理：

反应器的射频功率使低压气体（真空度1-10Torr）产生非平衡辉光放电，雪崩电离激发出的高能电子通过碰撞激活气体形成等离子体。

衬底基片（具有一定温度，约300℃）吸附活泼的中性原子团与游离基即高能的等离子体发生化学反应，生成的薄膜物质被衬底吸附、重排进而形成淀积薄膜，衬底温度越高形成的薄膜质量越好。

18、多晶硅淀积和外延淀积的主要区别。

淀积多晶硅薄膜的方法：

主要采用LPCVD的方法。

掺杂则采用：

离子注入；化学气相淀积；扩散。

多晶硅的淀积和外延淀积的主要区别：

硅烷的使用

19、金属薄膜的用途？

金属化的作用?

（1）在微电子器件与电路中金属薄膜最重要的用途是作为内电极（MOS栅极和电容器极板）和各元件之间的电连接。

（2）在某些存储电路中作为熔断丝。

（3）用于晶圆的背面（通常是金），提高芯片和封装材料的黏合力。

金属化的作用：

集成电路中金属化的作用是将有源器件按设计的要求连接起来，形成一个完整的电路与系统。

20、说明为什么铝作为通常使用的金属薄膜，说明铜作为新一代金属薄膜的原因。

铝膜：

用途:

大多数微电子器件或集成电路是采用铝膜做金属化材料

优点：

导电性较好；与p-Si，n+-Si（>5*1019）能形成良好的欧姆接触；光刻性好；与二氧化硅黏合性好；易键合。

缺点：

抗电迁移性差；耐腐蚀性、稳定性差；台阶覆盖性较差。

工艺：

蒸发，溅射

铜膜：

用途：

新一代的金属化材料，超大规模集成电路的内连线；缺点：

与硅的接触电阻高，不能直接使用；铜在硅中是快扩散杂质，能使硅中毒，铜进入硅内改变器件性能；与硅、二氧化硅粘附性差。

优点