数字电子技术基础实验指导书1.docx

数字电子技术基础实验指导书1.docx

《数字电子技术基础实验指导书1.docx》由会员分享，可在线阅读，更多相关《数字电子技术基础实验指导书1.docx（12页珍藏版）》请在冰豆网上搜索。

数字电子技术基础实验指导书1

《电子技术基础》实验指导书电子技术课组编

信息与通信工程学院

实验三基本门电路逻辑功能的测试

一.实验类型——验证性+设计

二.实验目的

1.熟悉主要门电路的逻辑功能;

2.掌握基本门电路逻辑功能的测试方法;

3.会用小规模集成电路设计组合逻辑电路。

三.实验原理

1.集成电路芯片介绍

数字电路实验中所用到的集成芯片多为双列直插式,其引脚排列规则如图1-1。

其识别方法是:

正对集成电路型号或看标记（左边的缺口或小圆点标记,从左下角开始按逆时针方向以1,2,3„依次排列到最后一脚。

在标准形TTL集成电路中,电源端Vcc一般排在左上端,接地端（GND一般排在右下端,如74LS00。

若集成芯片引脚上的功能标号为NC,则表示该引脚为空脚,与内部电路不连接。

本实验采用的芯片是74LS00二输入四与非门、74LS20四输入二与非门、74LS02二输入四或非门、74LS04六非门,逻辑图及外引线排列图见图1-1。

图1-1逻辑图及外引线排列

2.逻辑表达式:

非门

1-1

2输入端与非门

1-2

4输入端与非门

1-3

或非门

1-4

对于与非门,其输入中任一个为低电平“0”时,输出便为高电平“1”。

只有当所有输入都为高电平“1”时,输出才为低电平“0”。

对于TTL逻辑电路,输入端如果悬空可看做;逻辑1,但为防止干扰信号引入,一般不悬空,可将多余的输入端接高电平或者和一个有用输入端连在一起。

对MOS电路输入端不允许悬空。

对于或非门,闲置输入端应接地或低电平。

四.实验内容及步骤1.逻辑功能测试

①与非门逻辑功能的测试:

*将74LS20插入实验台14P插座,注意集成块上的标记,不要插错。

*将集成块Vcc端与电源+5V相连,GND与电源“地”相连。

*选择其中一个与非门,将其4个输入端A、B、C、D分别与四个逻辑开关相连,输出端Y与逻辑笔或逻辑电平显示器相连,如图1-2。

根据表1-1中输入端的不同状态组合,分别测出输出端的相应状态,并将结果填入其中。

②或非门逻辑功能的测试:

表1-1

将74LS02集成芯片按照上述方法插入实验台的14P插座,选择其中一个或非门,将其输入端与逻辑电平相连,输出端与逻辑笔相连,如图1-3。

根据表1-2中输入端的不同状态组合,分别测出输出端的相应状态,并将结果填入其中。

表1-2

图1-3

③用上述同样的方法测试74LS00、74JS04的逻辑功能。

2.传输性能和控制功能的测试

逻辑电平

示波器

参照图1-4,从74LS00芯片中选取一个2输入与非门,A输入端接频率为1KHz的脉冲信号,B输入端接逻辑电平开关,输出端Y接示波器。

用双踪示波器同时观察A输入端的脉冲波形和输出端Y的波形,并注意两者之间的相位关系。

按表1-3的要求测试,并将结果填入表中。

3.用4个与非门设计一个异或门。

五.实验报告及要求

1.画出规范的测试电路图及各个表格。

2.记录测试所得数据,并对结果进行分析。

3.简述与非门、或非门闲置脚的和处理办法。

实验四译码器及其应用

实验类型:

设计

一、实验目的

1、掌握中规模集成译码器的逻辑功能和使用方法

2、熟悉数码管的使用

二、实验原理

译码器是一个多输入、多输出的组合逻辑电路。

它的作用是把给定的代码进行“翻译”,变成相应的状态,使输出通道中相应的一路有信号输出。

译码器在数字系统中有广泛的用途,不仅用于代码的转换、终端的数字显示,还用于数据分配,存贮器寻址和组合控制信号等。

不同的功能可选用不同种类的译码器。

译码器可分为通用译码器和显示译码器两大类。

前者又分为变量译码器和代码变换译码器。

1、变量译码器（又称二进制译码器,用以表示输入变量的状态,如2线-4线、3线-8线和4线-16线译码器。

若有n个输入变量,则有2n个不同的组合状态,就有2n个输出端供其使用。

而每一个输出所代表的函数对应于n个输入变量的最小项。

以3线-8线译码器74LS138为例进行分析,图1（a、（b分别为其

逻辑图及引脚排列。

其中A2、A1、A0为地址输入端,0Y~7Y为译码输出端,S1、2S、3S为使能端。

表6-1为74LS138功能表

当S1=1,2S+3S=0时,器件使能,地址码所指定的输出端有信号（为0输出,其它所有输出端均无信号（全为1输出。

当S1=0,2S+3S=X时,或S1=X,2S+3S=1时,译码器被禁止,所有输出同时为1。

（a（b

图13-8线译码器74LS138逻辑图及引脚排列

表1

二进制译码器实际上也是负脉冲输出的脉冲分配器。

若利用使能端中的一个输入端输入数据信息,器件就成为一个数据分配器（又称多路分配器,如图6-2所示。

若在S1

输入端输入数据信息,2S=3S=0,地址码所对应的输出是S1数据信息的反码;若从2S端输入数据信息,令S1=1、3=0,地址码所对应的输出就是2S端数据信息的原码。

若数据信息是时钟脉冲,则数据分配器便成为时钟脉冲分配器。

根据输入地址的不同组合译出唯一地址,故可用作地址译码器。

接成多路分配器,

可将一个信号源的数据信息传输到不同的地点。

二进制译码器还能方便地实现逻辑函数,如图6-3所示,实现的逻辑函数是Z=CBACBACBA+++ABC

图2作数据分配器图3实现逻辑函数

利用使能端能方便地将两个3/8译码器组合成一个4/16译码器,如图6-4所示。

图4用两片74LS138组合成4/16译码器

2、数码显示译码器

a、七段发光二极管（LED数码管

LED数码管是目前最常用的数字显示器,图5（a、（b为共阴管和共阳管的电路,（c为两种不同出线形式的引出脚功能图。

一个LED数码管可用来显示一位0~9十进制数和一个小数点。

小型数码管（0.5寸和0.36寸每段发光二极管的正向压降,随显示光（通常为红、绿、黄、橙色的颜色不同略有差别,通常约为2~2.5V,每个发光二极管的点亮电流在5~10mA。

LED数码管要显示BCD码所表示的十进制数字就需要有一个专门的译码器,该译码器不但要完成译码功能,还要有相当的驱动能力。

（a共阴连接（“1”电平驱动（b共阳连接（“0”电平驱动

（c符号及引脚功能图5LED数码管

b、BCD码七段译码驱动器

此类译码器型号有74LS47（共阳,74LS48（共阴,CC4511（共阴等,本实验系采用CC4511BCD码锁存/七段译码/驱动器。

驱动共阴极LED数码管。

三、实验设备与器件

1、+5V直流电源2、双踪示波器

3、连续脉冲源4、逻辑电平开关

5、逻辑电平显示器6、拨码开关组

8、译码显示器

9、74LS138×2CC4511

四、实验内容

1、用74LS138构成时序脉冲分配器

参照图2和实验原理说明,时钟脉冲CP频率约为1Hz,要求分配器输出端70YY⋅⋅⋅的信号与CP输入信号同相。

画出分配器的实验电路,观察和记录在地址端A2、A1、A0分别取000~1118种不同状

态时7

0Y

Y⋅⋅⋅端的输出波形,注意输出波形与CP输入波形之间的相位关系。

2、用74LS138设计并验证全加器的功能。

写出设计过程,画出逻辑电路图,并实验验证。

五、实验预习要求

1、复习有关译码器和分配器的原理。

2、根据实验任务,画出所需的实验线路及记录表格。

六、实验报告

1、画出实验线路,把观察到的波形画在坐标纸上,并标上对应的地址码。

2、对实验结果进行分析、讨论。

实验五计数器电路的设计一．实验类型——设计性二．实验目的1．熟悉中规模集成电路计数器的逻辑功能、使用方法及应用2．掌握用中规模集成电路计数器设计任意进制计数器的设计方法。

三．实验内容设计1：

用74161设计下图所示的计数器（CBA-000-001-010-100-000-……），画出电路设计原理图，写出功能真值表。

CBA图6-1电路输出波形图设计1：

用74LS90、74LS48及七段显示器设计一个电子钟的24进制计数器，要求当十位数字为0时，十位显示器灭灯。

设计2：

用74LS90和74LS138构成一个可以产生5个节拍脉冲的时序脉冲发生器。

四．实验要求1．根据所提供的器件和设计的电路图进行安装、调试及测试。

2．排除实验过程中的故障。

3．记录实验数据。

4．分析总结实验结果五．参考器件74161，74LS90，门电路（也可用译码器74138或139），数码管。

六．预习要求11

1．复习有关译码器、计数器、数码管等电路的逻辑功能。

2．根据任务要求写出设计步骤，选定相应器件，查找引脚图。

3．根据所选器件画出设计电路图。

4．写出实验步骤和测试方法，设计实验记录表格。

七．实验报告要求1．绘制实验接线图和整理实验数据、表格。

2．记录调试过程。

3．总结设计方法八．思考题74LS161有无进位输出端？

它是如何实现两级计数器的级联的？

12