计算机组成原理课程设计报告.docx
《计算机组成原理课程设计报告.docx》由会员分享,可在线阅读,更多相关《计算机组成原理课程设计报告.docx(45页珍藏版)》请在冰豆网上搜索。
计算机组成原理课程设计报告
计算机组成原理课程设计报告
班级:
计算机1106班姓名:
XXX学号:
XXXXXXXX
完成时间:
2013年1月
一、课程设计目的
1.在实验机上设计实现机器指令及对应的微指令(微程序)并验证,从而进一步掌握微程序设计控制器的基本方法并了解指令系统与硬件结构的对应关系;
2.通过控制器的微程序设计,综合理解计算机组成原理课程的核心知识并进一步建立整机系统的概念;
3.培养综合实践及独立分析、解决问题的能力。
二、课程设计的任务
针对COP2000实验仪,从详细了解该模型机的指令/微指令系统入手,以实现乘法和除法运算功能为应用目标,在COP2000的集成开发环境下,设计全新的指令系统并编写对应的微程序;之后编写实现乘法和除法的程序进行设计的验证。
三、课程设计使用的设备(环境)
1.硬件
●COP2000实验仪
●PC机
2.软件
●COP2000仿真软件
四、课程设计的具体内容(步骤)
1.详细了解并掌握COP2000模型机的微程序控制器原理,通过综合实验来实现
(1)该模型机指令系统的特点:
指令系统设计
模型机的指令码为8位,根据指令类型的不同,可以有0到2个操作数。
指令码的最低两位用来选择R0-R3寄存器,在微程序控制方式中,用指令码做为微地址来寻址微程序存储器,找到执行该指令的微程序。
而在组合逻辑控制方式中,按时序用指令码产生相应的控制位。
在本模型机中,一条指令最多分四个状态周期,一个状态周期为一个时钟脉冲,每个状态周期产生不同的控制逻辑,实现模型机的各种功能。
模型机有24位控制位以控制寄存器的输入、输出,选择运算器的运算功能,存储器的读写。
模型机的缺省的指令集分几大类:
算术运算指令、逻辑运算指令、移位指令、数据传输指令、跳转指令、中断返回指令、输入/输出指令、用户还可以自行设计自己的指令系统。
模型机寻址方式
模型机的寻址方式
指令举例说明
累加器寻址
操作数累加器A。
例如“CPLA”是将累加器A的值取反,还有些是隐含寻址累加器A;
例如“OUT”是将累加器A的值输出到输出端口寄存器OUT。
寄存器寻址
参与运算的数据在R0-R3的寄存器中。
例如“ADDA,R0”是将寄存器R0的值加上累加器A的值,再存入累加器A中
寄存器间接寻址
参与运算的数据在寄存器EM中,数据的地址在寄存器R0-R3中。
例如“MOVA,@R1”是将寄存器R1的值作为地址,把存储器EM中该地址的内容送入累加器A中。
存储器直接寻址
将存储器EM中,数据的地址为指令的操作数。
例如“ANDA,40H”40H单元的数据与累加器A的值作逻辑与运算,结果存入累加器A。
立即数寻址
参与运算的数据位指令的操作数。
例如“SUBA,#10H”从累加器A中减去立即数10H,结果存入累加器A。
指令格式
助记符
机器码1
机器码2
指令说明
_FATCH-
000000xx
实验机占用,不可修改。
复位后,所有寄存器清0,首先执行_FATCH_指令取指
ADDA,R?
000100xx
将寄存器R?
的值加入累加器A中
…
…
…
…
(2)该模型机微指令系统的特点(包括其微指令格式的说明等):
设计思想
该模型机的微命令是以直接表示法进行编码的,其特点是操作控制字段中的每一位代表一个微命令。
这种方法的优点是简单直观,其输出直接用于控制。
缺点是微指令字较长,因而使控制存储器容量较大。
微指令控制信号功能
操作控制信号
控制信号的说明
XRD
外部设备读信号,当给出了外设的地址后,输出此信号,从指定外设读数据。
EMWR
程序存储器EM写信号。
EMRD
程序存储器EM读信号。
PCOE
将程序计数器PC的值送到地址总线ABUS上。
EMEN
将程序存储器EM与数据总线DBUS接通,由EMWR和EMRD决定是将DBUS数据写到EM中,还是从EM读出数据送到DBUS。
IREN
将程序存储器EM读出的数据打入指令寄存器IR和微指令计数器μPC。
EINT
中断返回时清除中断响应和中断请求标志,便于下次中断。
ELP
PC打入允许,与指令寄存器的IR3、IR2位结合,控制程序跳转。
MAREN
将数据总线DBUS上数据打入地址寄存器MAR。
MAROE
将地址寄存器MAR的值送到地址总线ABUS上。
OUTEN
将数据总线DBUS上数据送到输出端口寄存器OUT里。
STEN
将数据总线DBUS上数据存入堆栈寄存器ST中。
RRD
读寄存器组R0~R3,寄存器R?
的选择由指令的最低两位决定。
RWR
写寄存器组R0~R3,寄存器R?
的选择由指令的最低两位决定。
CN
决定运算器是否带进位移位,CN=1带进位,CN=0不带进位。
FEN
将标志位存入ALU内部的标志寄存器。
X2
X2、X1、X0三位组合来译码选择将数据送到DBUS上的寄存器。
X1
X0
WEN
将数据总线DBUS的值打入工作寄存器W中。
AEN
将数据总线DBUS的值打入累加器A中。
S2
S2、S1、S0三位组合决定ALU做何种运算。
S1
S0
COP2000中有7个寄存器可以向数据总线输出数据,但在某一特定时刻只能有一个寄存器输出数据.由X2,X1,X0决定那一个寄存器输出数据。
X2X1X0
输出寄存器
000
IN_OE外部输入门
001
IA_OE中断向量
010
ST_OE堆栈寄存器
011
PC_OEPC寄存器
100
D_OE直通门
101
R_OE右移门
110
L_OE左移门
111
没有输出
COP2000中的运算器由一片EPLD实现.有8种运算,通过S2,S1,S0来选择。
运算数据由寄存器A及寄存器W给出,运算结果输出到直通门D。
S2S1S0
功能
000
A+W加
001
A-W减
010
A|W或
011
A&W与
100
A+W+C带进位加
101
A-W-C带进位减
110
~AA取反
111
A输出A
微指令格式
助记符
状态
微地址
微程序
数据输出
数据打入
地址输出
运算器
移位控制
PC
PC
_FATCH_
T0
00
CBFFFF
指令寄存器IR
PC输出
A输出
写入
+1
01
FFFFFF
A输出
+1
02
FFFFFF
A输出
+1
03
FFFFFF
A输出
+1
…
…
…
…
…
…
…
…
…
…
…
2。
计算机中实现乘法和除法的原理
(1)无符号乘法
①实例演示(即,列4位乘法具体例子演算的算式):
1000被乘数08
×0101乘数05
0000中间结果(R0)初始值设为0
+1000乘数0101最低位为1,R0=R0+1000,
被乘数左移
,乘数右移一位为0010。
1000中间结果(R0=8)
+0000乘数最低位为0,加0,R0不变
被乘数左移一
位,乘数右移一位为0001
01000中间结果(R0=8)
+1000乘数最低位为1,R0=R0+100000,
被乘数左移一
位,乘数右移一位为0000
101000中间结果R0=40
+0000乘数最低位为0,加0,R0不变
被乘数左移
一位,乘数右移一位0000。
(0)0101000结果为00101000
即:
1000×0101=00101000(28十进制是40)
②硬件原理框图:
③算法流程图:
(2)无符号除法
①实例演示(即,列4位除法具体例子演算的算式):
01010
100001010111
-1000
11010差为负,做加法,商为0
+1000
000101差为正,做减法,商为1
-1000
1111011
+1000
0000111
-1000
1111111
+1000
--------------------------
0111
即:
01010111/1000=00001010…0111(87/8=10…7)
②硬件原理框图:
③算法流程图:
3.对应于以上算法如何分配使用COP2000实验仪中的硬件
(初步分配,设计完成后再将准确的使用情况填写在此处)
(1)乘法硬件分配情况表
硬件名称
实现算法功能描述
寄存器R0
计算时用来存放中间结果和最后的积。
寄存器R1
①初始化时,用来存放被乘数;
②在程序执行的过程中,用来存放向左移位后的被乘数。
寄存器R2
①初始化时,用来存放乘数;
②在程序执行的过程中,用来存放向右移位后的乘数。
累加器A
传递中间数据。
寄存器W
传递中间数据。
左移门L
实现左移操作。
直通门D
用来控制ALU的执行结果是否输出到数据总线。
右移门R
实现右移操作。
程序计数器PC
①控制程序按顺序正常执行;
②当执行转移指令时,从数据线接收要跳转的地址,使程序能够按需要自动执行。
③当要从EM中读取数据时,由PC提供地址。
存储器EM
存储指令和数据。
微程序计数器μPC
向微程序存储器μM提供相应微指令的地址。
微程序存储器μM
存储相应指令的微指令。
(2)除法硬件分配情况表
硬件名称
实现算法功能描述
寄存器R0
在程序执行过程中,用来保存当前算得的商。
寄存器R1
初始化时,用来存放被除数。
寄存器R2
初始化时,用来存放除数,和被右移的除数。
寄存器R3
当作计数器使用,用来控制程序是否结束。
累加器A
传递中间运行数据。
寄存器W
传递中间运行数据。
左移门L
实现左移操作。
直通门D
用来控制ALU的执行结果是否输出到数据总线。
右移门R
实现右移操纵。
程序计数器PC
①控制程序按顺序正常执行;
②当执行转移指令时,从数据线接收要跳转的地址,使程序能够按需要自动执行。
③当要从EM中读取数据时,由PC提供地址。
存储器EM
存储指令和数据。
微程序计数器μPC
向微程序存储器μM提供相应微指令的地址。
微程序存储器μM
存储相应指令的微指令。
4.在COP2000集成开发环境下设计全新的指令/微指令系统
(1)新的指令集(乘法和除法)
助记符
机器码1
机器码2
指令说明
_FATCH_
000000xx
00-03
实验机占用,不可修改。
复位后,所有寄存器清0首先执行_FATCH_指令取指。
MOVER?
#II
000001xx
04-07
II
将立即数II送入寄存器R中。
MOVEA,R?
000010xx
08-0B
将寄存器R中的数据送入累加器A中。
MOVER?
A
000011xx
0C-0F
将A累加器中的数据送入寄存器R中。
MOVEA,#II
000100xx
10-13
II
将立即数II送入累加器A中。
JMPZMM
000101xx
14-17
MM
零标志跳转指令。
ORR?
#II
000110xx
18-1B
II
逻辑或指令,影响标志位。
ANDR?
#II
000111xx
1C-1F
II
逻辑与指令,影响标志位。
SHLR?
001000xx
20-23
将寄存器R中的数据逻辑左移一位。
SHRR?
001001xx
24-27
将寄存器R中的数据逻辑右移一位。
ADDR?
A
001010xx
28-2B
将A累加器中的数据与寄存器R中数据带进位相加,结果返回R中,影响标志位。
FINISH
001011xx
2C-2F
程序结束。
JMPCMM
001100xx
30-33
MM
进位判断跳转语句。
SUBA,R?
001101xx
34-37
带进位减法语句,结果保存在累加器A中
GOTOMM
001110xx
38-3B
无条件跳转指令。
ADD2R?
A
001111xx
3C-3F
不带进位加法指令,结果保存在R中。
(2)新的微指令集(乘法和除法)
助记符
状态
微地址
微程序
数据输出
数据打入
地址输出
运算器
移位控制
PC
PC
_FATCH_
TO
00
CBFFFF
指令寄存器IR
PC输出
A输出
写入
+1
01
FFFFFF
A输出
+1
02
FFFFFF
A输出
+1
03
FFFFFF
A输出
+1
MOVER?
#II
T1
04
C7FBFF
存储器值EM
寄存器R?
PC输出
A输出
+1
+1
T0
05
CBFFFF
指令寄存器IR
PC输出
A输出
写入
+1
06
FFFFFF
A输出
+1
07
FFFFFF
A输出
+1
MOVEA,R?
T1
08
FFF7F7
寄存器值R?
寄存器A
A输出
+1
T0
09
CBFFFF
A输出
写入
+1
0A
FFFFFF
A输出
+
0B
FFFFFF
A输出
+1
MOVER?
A
T1
0C
FFFB9F
ALU直通
寄存器R?
A输出
+1
T0
0D
CBFFFF
指令寄存器IR
A输出
写入
+1
0E
FFFFFF
A输出
+1
0F
FFFFFF
A输出
+1
MOVEA,#II
T1
10
C7FFF7
寄存器值EM
寄存器A
PC输出
A输出
+1
+1
T0
11
CBFFFF
指令寄存器IR
PC输出
A输出
写入
+1
12
FFFFFF
A输出
+1
13
FFFFFF
A输出
+1
JMPZMM
T1
14
C6FFFF
存储器值EM
寄存器PC
PC输出
A输出
+1
写入
T0
15
CBFFFF
指令寄存器IR
PC输出
A输出
写入
+1
16
FFFFFF
A输出
+1
17
FFFFFF
A输入
+1
ORR?
#II
T3
18
C7FFEF
存储器值EM
寄存器W
PC输出
A输出
+1
+1
T2
19
FFF7F7
R?
寄存器A
A输出
+1
T1
1A
FFFE92
ALU
A,标志位CZ
或运算
+1
T0
1B
CBFFFF
指令寄存器IR
PC输出
A输出
写入
+1
ANDR?
#II
T3
1C
C7FFEF
存储器值EM
寄存器W
PC输出
A输出
+1
+1
T2
1D
FFF7F7
寄存器值R?
寄存器A
A输出
+1
T1
1E
FFFE93
ALU直通
寄存器A,标志位C、Z
与运算
+1
T0
1F
CBFFFF
指令寄存器IR
PC输出
A输出
写入
+1
SHL
R?
T2
20
FFF7F7
寄存器值R?
寄存器A
A输出
+1
T1
21
FFF8DF
ALU左移
寄存器R?
,标志位C、Z
A输出
左移
+1
T0
22
CBFFFF
指令寄存器IR
PC输出
A输出
写入
+1
23
FFFFFF
A输出
+1
SHR
R?
T2
24
FFF7F7
寄存器值R?
寄存器A
A输出
+1
T1
25
FFF8BF
ALU右移
寄存器R?
,标志位C、Z
A输出
右移
+1
T0
26
CBFFFF
指令寄存器IR
PC输出
A输出
写入
+1
27
FFFFFF
A输出
+1
ADDR?
A
T3
28
FFF7EF
寄存器值R?
寄存器w
A输出
+1
T2
29
FFFE94
ALU直通
寄存器A,标志位C、Z
带进位加法
+1
T1
2A
FFFB9F
ALU直通
寄存器R?
A输出
+1
写入
T0
2B
CBFFFF
指令寄存器IR
PC输出
A输出
写入
+1
FINISH
T0
2C
CBFFFF
指令寄存器IR
PC输出
A输出
写入
+1
2D
FFFFFF
A输出
+1
2E
FFFFFF
A输出
+1
2F
FFFFFF
A输出
+1
JMPCMM
T1
30
C6FFFF
寄存器值EM
寄存器PC
PC输出
A输出
+1
写入
T0
31
CBFFFF
指令寄存器IR
PC输出
A输出
写入
+1
32
FFFFFF
A输出
+1
33
FFFFFF
A输出
+1
SUBA,R?
T2
34
FFF7EF
寄存器值R?
寄存器w
A输出
+1
T1
35
FFFE95
ALU直通
寄存器A,标志位C、Z
带进位减法
+1
T0
36
CBFFFF
指令寄存器IR
PC输出
A输出
写入
+1
37
FFFFFF
A输出
+1
GOTOMM
T1
38
C6FFFF
存储器值EM
寄存器PC
PC输出
A输出
+1
写入
T0
39
CBFFFF
指令寄存器IR
PC输出
A输出
写入
+1
3A
FFFFFF
A输出
+1
3B
FFFFFF
A输出
+1
ADD2R?
A
T3
3C
FFF7EF
寄存器值R?
寄存器w
A输出
+1
T2
3D
FFFF90
ALU直通
寄存器A
加运算
+1
T1
3E
FFFB9F
ALU直通
寄存器R?
A输出
+1
T0
3F
CBFFFF
指令寄存器IR
PC输出
A输出
写入
+1
5.用设计完成的新指令集编写实现无符号二进制乘法、除法功能的汇编语言程序
(1)乘法
4位乘法的算法流程图与汇编语言程序清单:
MOVER1,#08H;被乘数
MOVER2,#05H;乘数
MOVER0,#00H;中间结果
BBB:
ORR2,#00H;
JMPZCCC;
ANDR2,#01H;
JMPZDDD;
MOVEA,R1;
ADDR0,A;
DDD:
SHLR1;
SHRR2;
GOTOBBB;
CCC:
FINISH;
(2)除法
4位除法的算法流程图与汇编语言程序清单:
MOVER1,#57H;被除数87
MOVER2,#80H;除数5
MOVER3,#1FH;计数次数
MOVER0,#00H;商
BBB:
MOVEA,R1;
SUBA,R2;带进位减法
MOVER1,A;
JMPCCCC;判断是否有借位
SHLR0;商左移一位
MOVEA,#01H;
ADD2R0,A;
SHRR2;除数右移一位
SHRR3;
ORR3,#00H;
JMPZDDD;
GOTOBBB;
CCC:
MOVEA,R2;
ADD2R1,A;
MOVER1,A;
SHLR0;
SHRYIR2;
SHRYIR3;
ORR3,#00H;
JMPZDDD;
GOTOBBB;
DDD:
FINISH;
6.上述程序的运行情况(跟踪结果)
(1)乘法运行的过程
汇编指令
程序地址
机器码
指令说明
微程序
PC
PC
运行时寄存器或存储器的值
_FATCH_
00
00
实验机占用,不可修改。
复位后,所有寄存器清0,首先执行_FATCH_指令取指。
CBFFFF
01
04
EM:
05
MOVER1,#08H
00
0508
将立即数08送入寄存器R1
C7FBFF
CBFFFF
02
03
05
04
EM:
08R1:
08
EM:
06R1:
08
MOVER2,#05H
02
0605
将立即数05送入寄存器R2。
C7FBFF
CBFFFF
04
05
05
04
EM:
05R2:
05
EM:
04R2:
05
MOVER0,#00H
04
0400
将立即数00送入寄存器R0。
C7FBFF
CBFFFF
06
07
05
18
EM:
00R0:
00
EM:
1AR0:
00
ORR2,#00H
06
1A00
将寄存器R2中值与立即数00逻辑或运算,影响标志位。
C7FFEF
FFF7F7
FFFE92
CBFFFF
08
08
08
09
19
1A
1B