数字抢答器实验报告.docx
《数字抢答器实验报告.docx》由会员分享，可在线阅读，更多相关《数字抢答器实验报告.docx（18页珍藏版）》请在冰豆网上搜索。
数字抢答器实验报告
数字式抢答器的设计
一、设计任务与要求
4．抢答器具有定时抢答的功能，且一次抢答的时间可以由主持人设定（30秒）。
当节目主持人启动“开始”键后，要求定时器立即进行倒计时，并用显示器进行显示，同时扬声器发出短暂的声响，声响持续时间0.5秒左右。
6．如果定时抢答的时间已到，却没有选手抢答时，本次抢答无效，系统进行短暂的报警，并封锁输入电路，禁止选手超时后抢答，定时显示器上显示00。
二、设计参考
三、设计报告要求
1.画出数字抢答器的总体框图及完整的逻辑电路图，并说明其设计原理及工作过程。
2.说明实验中产生的故障现象及解决方法。
3.心得、体会和建议。
四、总体框图
显示电路
抢答按钮
优先编码电路
锁存电路
译码电路
主持人开关
控制电路
报警电路
秒脉冲电路
定时电路
译码电路
显示电路
五、实验内容
１、各芯片的工作原理及电路图。
（1）74LS373锁存器
74LS373与单刀双掷开关相连作为8位选手的抢答锁存开关，它的4脚、7脚、8脚、13脚、14脚、17脚、18脚、3脚分别连接单刀双掷开关J1---J8。
单刀双掷开关的双掷的两个端脚分别接5V和0V高低电平。
1脚OE为三态允许控制端（低电平有效）。
当三态允许控制端OE为低电平时，1Q~8Q为正常逻辑状态，可用来驱动负载或总线。
当OE为高电平时，1Q~8Q呈高阻态，即不驱动总线，也不为总线的负载，但锁存器内部的逻辑操作不受影响。
本实验中1脚接地为低电平。
11脚作为锁存允许端与74LS76的15脚相连，74LS76的15脚输出电平的高低变化控制74LS373的导通与锁存。
具体控制过程为11脚为高电平时，整个芯片呈“透明”状态，即输出端的电位随输入端的变化而变化；当11脚为低电平时，输出的信号被锁存，不再受输入端的影响。
20脚接高电平5V，1脚和10脚接地。
2脚、5脚、6脚、9脚、12脚、15脚、16脚、19脚分别与74LS148的4脚、3脚、2脚、1脚、13脚、12脚、11脚、10脚相连。
其芯片的连接图如下：
抢答开关
接74LS76的15脚
接74LS148
图174LS373电路连接图
（2）74LS148优先译码器
74LS148优先编码器，作用是将74LS373输出的电信号编码。
其4脚、3脚、2脚、1脚、13脚、12脚、11脚、10脚与74LS373的输出端2脚、5脚、6脚、9脚、12脚、15脚、16脚、19脚分别相连。
6脚、7脚、9脚分别与CD4511的2脚、1脚、7脚相连。
14脚连接74LS76的1脚和6脚，15脚接CD4511的4脚。
作用为74LS148不译码时，14脚为高电平；译码时，14脚为低电平。
通过两种状态电平变化产生的高低脉冲来控制74LS76。
当74LS148输入端全为高电平，15脚为低电平，译码时为高电平，从而控制CD4511。
5脚、8脚接地，16脚接高电平。
74LS148的真值表和连接电路图如下：
输入
输出
Is
I0I1I2I3I4I5I6I7
A2A1A0
ES
1
0
0
0
0
0
0
0
0
0
××××××××
11111111
×××××××0
××××××01
×××××011
××××0111
×××01111
××011111
×0111111
01111111
111
111
000
001
010
011
100
101
110
111
11
10
01
01
01
01
01
01
01
01
74LS148真值表
接CD4511
接74LS373
接74LS76
图274LS148电路连接图
（3）CD4511数码显示器驱动器
CD4511是BCD码锁存/7段译码/驱动器，利用该器件的7段码a、b、c、d、e、f、g可直接驱动数码管LED（共阴极）。
电路的A、B、C、D为二—十进制BCD码（4位）输入端，a、b、c、d、e、f、g为7段译码输出端。
余下的引脚LT、BI，和LE为控制端，其中3脚为灯测试端LT，功能是LT=1时，不影响数码管LED显示；LT=0时，笔段a~g全发光，显示8，以检测数码管的好坏，同时A、B、C和D输入无效。
4脚为消隐控制端BI，功能是BI=1时，不影响数码管LED工作，BI=0时，其笔段码全关断（呈高阻态），数码管不显示。
5脚LE为启动控制端，功能是LE=0时，允许向A、B、C、D端送数，LE=1时，笔段码锁存。
根据其功能，3脚接5V高电平。
因为其输入端为二---十进制BCD码4位输入，而74LS148为8线3线编码器，即输出端为3位，因此7脚、1脚、2脚分别接74LS148的9脚、7脚和6脚。
CD4511的6脚与74LS373的2脚经过与非门后的输出端相连，这样才能输出7以上的数字。
13脚、12脚、11脚、10脚、9脚、15脚、14脚分别与7脚的共阴极数码管的a、b、c、d、e、f、g相连。
其连接电路图如下：
74LS148
图3CD4511电路连接图
（4）74LS76即单刀双掷开关组成复位开关
本实验中用到了两个74LS76触发器，它在电路中与一单刀双掷开关J9相连构成复位开关。
74LS76为可复位性JK触发器，2脚（A）或7脚（B）为置位端，当为低电平时，输出端15脚（A）或11脚（B）输出高电平；3脚（A）或8脚（B）为清零端，低电平有效。
1脚（A）或6脚（B）为CK,下将沿有效。
74LS76的2脚（A）和8脚（B）连接一单刀双掷开关，开关的两个掷端分别接高低电平。
开始前，开关打到高电平。
1脚和6脚与74LS148的14脚相连。
15脚连接74LS373的11脚锁存允许端。
11脚连接红色信号灯。
4脚为低电平，16脚为高电平。
12脚连接单稳态触发器的3脚输出端。
9脚与74LS00与非门输出端相连，其输入端都与单稳态触发器的输出端3脚相连。
工作原理如下：
①、对LED数码管的复位.。
复位前，开关J9与高电平相连。
输出端15脚输出高电平，它连接到74LS373的11脚。
因此74LS373呈“透明”状态，即输出端的电位与输入端相同，全为高电平。
所以74LS148的输入端即也全为高电平，这样使得74LS148的15脚输出低电平。
由于74LS148的15脚于CD4511的4脚BI端相连，使得BI端也为低电平，所以LED数码显示器不显示。
有选手抢答后，由于74LS148开始编码，使其14脚电平的变化，使74LS76接收到脉冲。
根据JK触发器输出方程Q=JQn+KQn（此时4脚为低电平，16脚为高电平），因此15脚输出低电平。
即74LS373接收到低电平而转变为锁存状态，从而实现了对选手数据的锁存。
当选手完成抢答后，LED数码显示器上又被锁存的抢答选手的号码，（被锁存是由于74LS148的14脚电平的变化给74LS76的CP段一个脉冲，使得74LS76的输出端15脚为低电平，选手的号码从而被锁存）这时使用复位开关，即将开关有高电平打到低电平在打回高电平。
由于开关与74LS76的2脚相连，所以其15脚输出电平变为高电平，即74LS373的11脚接收到高电平，使74LS373再次呈现透明状态，即解除了对选手号码的锁存，也使CD4511的BI端为低电平，LED数码显示器不再显示，从而达到了对LED数码显示器复位的目的。
②、对信号灯和警报器的复位。
I、在规定时间内抢答后的复位（绿色信号灯亮，警报器报警）。
在规定的时间内抢答，定时器（多谐振荡器）的输出端3脚输出高电平。
同时74LS148开始编码，使其15脚输出高电平。
定时器的3脚和74LS148的15脚经一与门同时与一或门和绿色信号灯连接。
因此绿色信号灯亮，而该或门同时输出高电平，连接到报警器上，使报警器报警。
选手在规定时间内抢答完毕后，绿色信号灯亮，同时警报器报警。
这时使用复位开关，即将开关由高电平打到低电平在打回高电平。
74LS76的15脚输出高电平，即74LS373的11脚接收到高电平，使74LS373再次呈现透明状态，从而使74LS148的输入端全为高电平，因此其15脚边为低电平，这使得与定时器相连接的与门输出为低电平，从而绿色信号灯熄灭；或门74LS32输出低电平，警报器停止报警。
这样就实现了在规定时间内抢答对信号灯和警报器的复位。
II、在非规定时间内抢答后的复位（红色信号灯亮，警报器报警）。
i、在记时开始前抢答犯规导致的红色信号灯亮。
在计时开始前，定时器（单稳态触发器）3脚输出低电平，所以74LS76的12脚K端为低电平，9脚J端为高电平。
此时信号灯全部熄灭。
若此时有选手先摁抢答开关，则74LS148开始编码，其14脚变为低电平，产生脉冲，15脚边为高电平。
从而74LS76的CK端接收到脉冲，这样使得输出端11脚输出高电平，红色信号灯亮起，警报器报警。
ii、在记时停止后抢答犯规导致的红色信号灯亮。
在计时停止后，定时器（单稳态触发器）3脚输出又变为低电平，若此时有选手先摁抢答开关，则将重复上诉过程而导致红色信号灯亮起，警报器报警。
这时使用复位开关对红色信号灯和报警器复位。
使用复位开关（将开关由高电平打到低电平在打回高电平），因与8脚相连，这使得JK触发器的11脚输出低电平，红色信号灯熄灭，警报器同时停止报警。
74LS76及单刀双掷开关构成的电路图如下：
复位开关
连接到警报器
定时器的输出端
复位开关
绿色信号灯
红色信号灯
74LS148的15脚
图4复位开关电路图
（5）、单稳态触发器（定时开关）
由555定时器构成的单稳态触发器和单刀双掷开关来作为本实验的定时器装置。
555定时器个对应管脚为：
GND-------1脚
TRIG------2脚
OUT-------3脚
RST--------4脚
CVOLT----5脚
THR-------6脚
DISC------7脚
VCC-------8脚
将单稳态触发器2脚输入端连接一单刀双掷开关，双掷段分别接高低电平，用来提供脉冲。
计时之前，开关在高电平端。
此时单稳态触发器输出端3脚输出低电平。
计时开始后（将开关打向低电平后再打回高电平，即提供一个脉冲），触发器输出高电平。
一段时间后，触发器在自动回到初始状态，即输出低电平，从而达到定时的效果。
输出高电平的时间可由电阻R2和C2来控制，为T=1.1RC。
输出端的黄色灯泡来显示输出电平。
定时器的电路连接图如下：
黄色信号灯
单稳态触发器的输出端3脚
图5定时器电路图
（6）、警报器
警报器是由多谐振荡器和BUZZER发生器组成。
现将555定时器连接成多谐振荡器。
其振荡频率可由电阻R1、R3和电容C3调节。
f=1.43/（R1+2R3）C来计算。
将BUZZER发生器连接到多谐振荡器的输出端，构成频率可调的警报器。
工作时，将BUZZER发生器和多谐振荡器的频率调节一致之后，便可以改变BUZZER发生器的报警频率。
多谐振荡器的4脚VCC端和或门74LS32的输出端连接，当其为高电平是，警报器报警。
警报器的电路间接图如下：
连接或门的输出端
图6警报器电路图
（7）、74LS190构成定时器显示装置。
74LS190连接成置数型倒计数器。
74LS190的15脚、1脚、10脚和9角为4个2进制BCD码输入端。
3脚、2脚、6脚和7脚为2进制BCD码输出端。
4脚CTEN为使能端，低电平有效。
11脚为置数端，低电平有效，即开始接收输入端A、B、C、D的电平信号。
5脚为计数选择段，高电平呈倒计数状态，低电平为正计数。
电路连接时，15脚和9脚连接高电平，1脚和10脚连接低电平，使输入端为十进制的九。
输出端经过或门连接到11脚，既当倒计数为0时再次置数到9。
4脚的使能端是由定时器的输出端来控制。
定时器输出端3脚经过一非门与74LS190的使能端4脚相连。
当定时器开始计时后，其3脚输出高电平，经过非门转变为低电平，倒计数器开始工作。
当定时器计时完毕后，3脚输出为低电平，经过非门后，转变为高电平，倒计数器停止工作。
通过调节倒计数器的信号脉冲输入频率和计时起的计时时间来协调定时器和倒计数器工作时间一致。
由于电路设计空间有限，计时器的数码显示器的显示时间只能用一个DCD_HEX来表示，因此显示时间只能从9到0。
其电路连接图如下：
连接计时器的输出端
图7定时显示器电路连接图
２、整个电路的工作原理。
（1）、电路的工作流程图如下：
复位
启动复位开关
计时器开关
74LS148不译码
CD4511的BI低电平
LED不显示
74LS373透明
74LS148译码
CD4511的BI高电平
LED显示选手
红灯亮，报警
未启动
选手提前抢答
CD4511的BI高电平
LED显示选手
绿灯亮，报警
74LS148译码
启动
选手正确抢答
启动
74LS148不译码
CD4511的BI低电平
LED不显示
灯不亮，不报警
74LS148译码
CD4511的BI高电平
LED显示选手
红灯亮，报警
启动
选手超时抢答
无选手抢答
图8整个电路的工作流程图
（2）、电路工作过程如下：
电路在开始工作前，须先启动一下复位开关，来保证正常开始工作。
启动复位开关后，整个电路的状态如下：
74LS373的11脚接收的是高电平，因此74LS373呈“透明”状态，即输出端的电位与输入端相同，全为高电平。
所以74LS148的输入端即也全为高电平，这样使得74LS148的15脚输出低电平。
由于74LS148的15脚于CD4511的4脚BI端相连，使得BI端也为低电平，所以LED数码显示器不显示。
由于复位开关与74LS76的2脚和8脚相连，因此，复位后，74LS76的11脚输出低电平，红色信号灯不亮，或门74LS32的一个输入端同时为低电平。
此时由于定时器并未开始计时，其输出端3脚为低电平。
同时74LS148也未开始译码，因此其15脚为低电平。
所以74LS148的15脚和定时器的3脚与后仍然是低电平，绿色信号灯不亮，同时或门的另一个输入端也为低电平，那么其输出端便为低电平。
而输出端与警报器的4脚相连，所以警报器不报警。
由于定时器的输出端3脚输出低电平，它还和计时显示器的使能端通过一非门相连，这样计时显示器不工作。
按动定时开关之后，便可以允许选手抢答了。
此时，整个电路的状态如下：
定时器开始工作，即其输出端3脚输出高电平，但因与门的另一个输入端74LS148的15脚仍未低电平，所以信号灯仍然不亮。
而定时器的3脚通过非门与计时显示器，计时显示器的使能端位地电平，因此计时显示器同时开始工作。
其他芯片状态没有变化，仍然同定时开始前一致。
选手抢答：
I、正确抢答。
正确抢答即选手在计时开始后时间结束前抢答。
此时，LED数码显示器显示选手号码，同时绿色信号灯亮起，警报器报警。
其电路状态如下：
当有选手按动抢答开关后，由于74LS373仍然呈“透明”状态，因此74LS148的输入端不再全为高电平，即74LS148开始译码。
同时其15脚由低电平变为高电平，CD4511便能根据其输入端的点平信号驱动LED数码显示器，使其显示优先抢答的选手的号码。
由于74LS148开始编码，根据JK触发器输出方程Q=JQn+KQn（此时4脚为低电平，16脚为高电平），因此15脚输出低电平。
即74LS373接收到低电平而转变为锁存状态，从而实现了对选手数据的锁存。
在规定的时间内抢答，定时器（多谐振荡器）的输出端3脚输出高电平。
同时74LS148开始编码，使其15脚输出高电平。
定时器的3脚和74LS148的15脚经一与门同时与一或门和绿色信号灯连接。
因此绿色信号灯亮，而该或门同时输出高电平，连接到报警器上，使报警器报警。
II、违规抢答。
i、提前抢答；
定时器开始之前抢答，LED数码显示器显示违规抢答的选手的号码，红色信号灯亮，警报器报警。
其电路状态如下:
：
在计时开始前，定时器（单稳态触发器）3脚输出低电平，所以74LS76的12脚K端为低电平，9脚J端为高电平。
此时信号灯全部熄灭。
若此时有选手先摁抢答开关，则74LS148开始编码，其14脚变为低电平，产生脉冲，15脚边为高电平。
从而74LS76的CK端接收到脉冲，这样使得输出端11脚输出高电平，红色信号灯亮起，警报器报警。
同时74LS373仍然呈“透明”状态，因此74LS148的输入端不再全为高电平，即74LS148开始译码。
同时其15脚由低电平变为高电平，CD4511便能根据其输入端的点平信号驱动LED数码显示器，使其显示提前抢答的选手的号码。
由于74LS148开始编码，根据JK触发器输出方程Q=JQn+KQn（此时4脚为低电平，16脚为高电平），因此15脚输出低电平。
即74LS373接收到低电平而转变为锁存状态，从而实现了对选手数据的锁存。
ii、超时抢答；
超时抢答是在定时器计时结束后抢答的。
此时，LED显示违规抢答的选手的号码，红色信号灯亮，警报器报警。
其电路状态如下：
在计时结束后，定时器（单稳态触发器）3脚输出低电平，所以74LS76的12脚K端为低电平，9脚J端为高电平。
此时没有信号灯亮起。
若此时再有选手先摁抢答开关，则74LS148开始编码，其14脚变为低电平，产生脉冲，15脚边为高电平。
从而74LS76的CK端接收到脉冲，这样使得输出端11脚输出高电平，红色信号灯亮起，警报器报警。
同时74LS373仍然呈“透明”状态，因此74LS148的输入端不再全为高电平，即74LS148开始译码。
同时其15脚由低电平变为高电平，CD4511便能根据其输入端的点平信号驱动LED数码显示器，使其显示提前抢答的选手的号码。
由于74LS148开始编码，根据JK触发器输出方程Q=JQn+KQn（此时4脚为低电平，16脚为高电平），因此15脚输出低电平。
即74LS373接收到低电平而转变为锁存状态，从而实现了对选手数据的锁存
六、实验总结
1、总的来讲，本实验是一个相对庞大、复杂的设计性实验。
实验所用到的芯片种类数目都比较多，功能也比较复杂。
2、在连接实物电路的时候，需要一部分一部分的连接，然后验证其功能是否符合实验逻辑，然后再进行其他部分的连接。
这样做能保证思路清晰，不至于在有问题时“大海捞针”。
3、在连接仿真电路时，难免出现于逻辑电路不符的情况，因此可以单独将此芯片所涉及的电路提出来单独处理。
4、在计算机Multisum上作仿真连接时，与连接实物电路也有着很大的差别，一些点位，电阻都需要再次考虑。
在实物连接时，可根据定时器的电阻，电容，多谐振荡器的频率来调节。
5、本实验仿真电路连接时，由于设计空间有限，需要合理安排各芯片的位置，从而使电路结构更加清楚。
6、该实验所用芯片比较多，功能复杂。
连接仿真电路时，用时较长。
因此头脑要时刻保持清醒不乱，可以分组分批地处理。
最好不要一次性结束。
7、通过本次实验，使我对一些芯片的认识更加透彻、全面。
更熟练掌握了连接电路的方法。
对Multisum也有了进一步的认识。
应该讲，收获很多。
升级会员 