数字电路习题集docx.docx
《数字电路习题集docx.docx》由会员分享，可在线阅读，更多相关《数字电路习题集docx.docx（26页珍藏版）》请在冰豆网上搜索。
数字电路习题集docx
数电习题集
模拟一
一、填空题（共20分，每空1分）
1-（1011101）2=（）8=（）16=（）10=（）8421BCD°
2.逻辑函数1=ABCD+A+B+C+D=。
3.在逻辑代数中，基本逻辑运算有三种：
、、。
写出逻辑函数的
四种表示方法：
、、和。
4.三态门输出的三种状态分别为：
、和。
5.RS触发器的约束条件RS=0表示不允许出现R=且S=的输入。
6.对于T触发器，若原态Qn=0,欲使新态Qn+1=0,应使输入丁=o
7.存储容量为1KX4的RAM存储器，其地址线条，数据线为条。
二、选择题（共30分，每题3分）
1.若原函数式为Y=A（B+C）,则其对偶式为（）。
（A）ABC（B）A+BC（C）AB+C（D）项甬元
2.在四变量卡诺图中，逻辑上不相邻的一组最小项是（）
A.mi和m3B.1114和ni6C.1115和m”D.m?
和m®
3.半加器的和输出端与输入端的逻辑关系是（）
A.与非B.或非C.与或非D.异或
4.TTL138^3-8线译码器，输出低电平有效。
若输入A2A1A0=101时，其输
出亍7瓦反5瓦五EWo为（）。
A.00100000B.11011111C.11110111D.00000100
5.存储8位二进制信息要—个触发器。
A.2B.3C.4D.8
6.一个八选一的数据选择器，其地址输入（选择控制输入）端有个。
A.2B.3C.4D.8
7.4位移位寄存器，串行输入时经—个脉冲后，4位数码全部移入寄存器中。
A.1B.2C.4D.8
8.若在编码器中有50个编码对象，则要求输出二进制代码位数为位。
A.5B.6C.10D.50
9.N个触发器可以构成最大计数长度（进制数）为的计数器。
A.NB.2NC.N2D.2N
10.下列逻辑电路中为时序逻辑电路的是o
A.变量译码器B.加法器C.数码寄存器D.数据选择器
三、将下列函数!
坦为最简“与或”式。
（共10分，每题5分）
（1）YfA+B+O+ADB
（2）Y2（ABCD）=Sm（0,2,5,7,8,9）+Ed（10,11,12,13,14,15）
四、如图所示各门电路均为74系列TTL电路，分别指出电路的输出状态（高电平、低电平或高阻态）（共12分，每题3分）
六、分析下图时序电路的逻辑功能，写出电路驱动方程、状态方程，画出状态转换图。
初始状态都为0（共10分）
Q0Q1
J
F0
CP
七、画出由555定时器构成的多谐振荡器电路，并画出电容器&及U。
上的波形，写出振荡频率的数学表达式。
（共8分）
模拟二
一、填空题（共20分，每空1分）
1.（1101010）2=（）8=（）16=（）10=（）8421BCDo
2,在逻辑代数中，基本逻辑运算有三种：
、、o写出逻辑函数的
四种表示方法：
、、和O
3.集电极开路门的英文缩写为门，工作时必须外接和。
4.8-3线优先编码器，输入、输出均为低电平有效。
茬旭/顼心云匾EEL£为11010010，且17的优先级别最高、Io的优先级别最低，则输出瓦为。
5.一个由或非门构成的基本RS触发器在正常工作时，不允许输入R=S=1的信号，因此它的约束条件是。
6.对于T触发器，若原态Qn=0,欲使新态Qn+1=l,应使输入丁=o
7.存储容量为4KX8的RAM存储器，其地址线条，数据线为条。
8.N个触发器可以构成最大计数长度（进制数）为的计数器。
二、选择题（共30分，每题3分）
1.若原函数式为Y=A（B+C）,则其对偶式为（）。
（A）ABC（B）A+BC（C）AB+C（D）项甬乜
2.在四变量卡诺图中，逻辑上不相邻的一组最小项是（）
A.mi和m3B.1114和ni6C.1115和m”D.m?
和m®
3.逻辑函数Y=A®（A®B-）=0
A.BB.AC.A®BD.A®B
4.
两个函数Yi=AC+AB和Y2=AC+AB+BC,就它们是否存在竞争冒险现象判断正确的是
（）
A.Yi和丫2都不存在B.Yi存在，丫2不存在
C.Yi不存在，丫2存在D.Yi和丫2都存在
TTL集成电路74LS138是3-8线译码器，输出低电平有效。
若输入A2A1A0=101时，其输
10.4位移位寄存器，串行输入时经—个脉冲后，4位数码全部移入寄存器中。
A.1B.2C.4D.8
三、将下列函数化简为最简“与或”式。
（共10分，每题5分）
1.用公式法化简Y^AC+AB+BC+ACD
2.Y2（ABCD）=Em（0,1,2,4,5,9）+Ed（7,8,10,11,12,13）
四、如下图所示各种门电路中，试写出输出丫1、丫2、丫3、丫4的函数表达式，已知输入
A、B的波形，画出它们的波形图。
（共12分，每题3分）
A.
B-
Y1
Y2
Y3
Y4
五、设计一个比较器——能对两个一位二进制数比较的电路，要求：
（确定输入输出变量列出真值表，写出逻辑式，画出逻辑电路）。
（共10分）
六、如图5所示，分析电路确定其逻辑功能，并画出在图中所示CP的作用下Q。
、Qi的波形。
设电路的起始状态为QiQo=00o（共10分）
—
Qo
—
Qi
—
J
>
1r
Q）
—
J
>
Qi
K
®。
K
cp_r^^n_r^
CP
如图5
七、如图5所示，试说明555构成的电路的功能，求Ut+、U「、AUt,画出输出波形。
（共8分）一、填空题（共27分，每空1分）
UOL
0
模拟三
1-（1001010）2=（）8=（）16=（）10=（）8421BCDO
2.在逻辑代数中，基本逻辑运算有三种：
、、o写出逻辑函数的
四种表示方法：
、、和o
3.TTL与非门多余输入端悬空时，相当于输入电平。
4.一个JK触发器具有个稳态，它可储存位二进制数，其特性方程是
5.若将一个正弦波电压信号转换成同一频率的矩形波，应采用电路。
6.三态门输出的三种状态分另U为：
、和o
7.如图1其最简逻辑表达式为。
8.
常用逻辑门电路的真值表如图2,则Li、L2、L3分别属于何种常用逻辑门：
9.时序电路在逻辑功能上具有的特点是
10.8-3线优先编码器，输入、输出均为低电平有校室逾入EELL为iioiooio,
且【7的优先级别最高、£的优先级别最低，则输出豆云孟为o
11.存储容量为4KX8的RAM存储器，其地址线为条，数据线为条。
二、选择题（共33分，每题3分）
1.能实现“线与”的门电路有（）0
A.OC与非门B.异或门C.三态门D.与或非门
2.若原函数式为Y=A（B+C）,则其对偶式为（）o__
（A）ABC（B）A+BC（C）AB+C（D）项由C
3.一片MSI四位二进制比较器74LS85,对于其功能，描述不正确的是（）。
A,只可以比较两个4位二进制数的大小B.可以比较两个3位二进制数的大小
C.可以比较两个2位二进制数的大小D.可以比较两个5位二进制数的大小
4.两个函数Yi=AC+AB和丫2三AC+AB+BC就它们是否存在竞争冒险现象判断正确的是
（）
A.Yi和丫2都不存在B.Yi存在，丫2不存在
C.Yi不存在，丫2存在D.Yi和丫2都存在
5.在四变量卡诺图中，逻辑上不相鄱的一组最小项是（）
A.mi和m3B.rru和rr%C.1115和mi3D.m2和rri8
6.半加器的和输出端与输入端的逻辑关系是（）
A,与非B.或非C,与或非D,异或
7.TTL3-8线译码器，输出低电平有效。
若输入A2A1A0=101时，其输
出〒7瓦矛5亍4虱〒01瓦为（）o
A.00100000B.11011111C.11110111D.00000100
8.属于组合逻辑电路的部件是（）o
A.编码器B.寄存器C,触发器D,计数器
9.一个8位D/A转换器的最小电压增量为0.01V,当输入代码为10010001时，输出为（）
Vo
A.1.28B.1.54C.1.45D.1.56
10.对T触发器，当T=1时，触发器能实现（）功能。
A.置1B.置0C.记数D.保持
11.设图3中所有触发器的初始状态皆为0,找出图中触发器在时钟信号作用下，输出电压
波形恒为0的是（）。
图3
三、将下列函数化简为最简“与或”式。
（共10分，每题5分）
1.用公式法化简Y^AC+AB+BC+ACD
2.Y2（ABCD）=Sm（0,1,2,4,5,9）+Ed（7,8,10,11,12,13）
四、如图，分析该电路，说明其逻辑功能。
（共10分）
五、某室有3台计算机工作站，试用红、黄、绿3种指示灯设计一个监视电路，要求如下：
3台计算机工作站正常工作时，绿灯亮；仅一台出故障时，黄灯亮；有两台出故障时，红灯亮;若3台计算机工作站同时出故障时，黄灯、红灯都亮。
试用3-8线译码器实现监视电路,74LS138译码器芯片的逻辑功能示意图如图4所示。
（10分）
X）YiY2Y3Y4Y5Y6¥7「IUli〔I\）YiY2Y3Y4Y5Y6¥z
74LS138
A2AiAqST\STfeSic
六、用示波器在某计数器的三个触发器的输出端Qo、Q1、Q2观察到如图所示的波形,求出该计数器的模数（进制），并列表表示其计数状态。
（10分）
cp_TLrLTLrLn_n_rL但r~i_j1—e.nrn1~~10HLJ-1_
模拟四
一、填空题（共20分，每空1分）
1.晶体三极管有三个工作区，它们是：
、、o三极管工作在
状态时，相当于一个断开的开关。
2,输入信号中有“1”，输出是“0”；输入全“0”，输出才是“1”o它表示的逻辑关系是
3,在逻辑代数中，基本运算有三种：
、、o逻辑函数的表示方法
有四布中：
、、和O
4,数据选择器是的电路。
5.JK触发器具有、、和四种逻辑功能。
而D触发器具
有和的逻辑功能。
6.8-3线优先编码器，输入为低电平有效且反码输出。
若输入I7I6I5I4I3I2I1I0为10010010，且L的优先级别最高、£的优先级别最低，则输出Y2Y1Y0为。
二、判断题（共10分）
5.在脉冲数字电路中，晶体管工作在放大状态。
（）
6.“异或”门和“同或”门是复合门电路。
（）
7.只要是译码器都可用作数据分配器用。
（）
8.二一十进制编码器中，有8个输出端，可对100个十进制数进行编码。
（）
9.时序逻辑电路中不必包含触发器。
（）
10.异步计数器中各位触发器在计数时同时翻转。
（）
11.计数器的模是指构成计数器的触发器的个数。
（）
12.把一个5进制计数器与一个10进制计数器串联可得到15进制计数器。
（）
13.施密特触发器可用于将三角波变换成正弦波。
（）
10.三态门的三种状态分别为：
高电平、低电平、不高不低的电压（）o
三、如图所示，在RC电路输入端加矩形脉冲，其周期T=30Ns,脉宽tw=12口s,试说明该图
是什么电路，其功能是什么，并且画出其输出电压波形。
（共14分）
六、如图该电路是由三个2选1数据选择器组成的。
试分析其逻辑功能。
（共16分）
Y
C
七、在JK触发器输入端加信号如图所示，画出当Qo=O时的输出状态波形。
（共8分）
Q
七、请你设计一个由555定时器构成的实用电路。
（要求画出电路，标出必要的元件参数及电路参数，并说明电路的用途）（共8分）
模拟五
一、填空题：
（20分）
1.在数字电路中，常用的计数制除十进制外，还有、、。
2.常用的BCD码有、、、等。
3.（10110010.1011）2=（）8=）16
4.对于共阳接法的发光二极管数码显示器，应采用电平驱动的七段显示译码器。
5.触发器有—个稳态，存储8位二进制信息要昨发器。
_
6.一个基本RS触发器在正常工作时，它的约束条件是斤+£=1,则它不允许输入宁=—且R=_的信号。
7.寄存器按照功能不同可分为两类：
寄存器和寄存器。
8.由四位移位寄存器构成的顺序脉冲发生器可产生—个顺序脉冲。
9.常见的脉冲产生电路有,常见的脉冲整形电路、。
二、判断题：
对"，错Xo（10分）
1、若两个函数具有不同的逻辑函数式，则两个逻辑函数必然不相等。
（）
2、数电技术中用的8421码不是恒权码。
（）
3、逻辑函数两次求反则还原，逻辑函数的对偶式再作对偶变换也还原为它本身。
（）
4、TTL与非门的多余输入端可以接固定高电平。
（）
5、一般TTL门电路的输出端可以直接相连，实现线与。
（）
6、卡诺图是用图形来描述逻辑函数的一种方法（）
7、优先编码器的编码信号是相互排斥的，不允许多个编码信号同时有效。
（）
8、环形计数器在每个时钟脉冲CP作用时，仅有一位触发器发生状态更新。
（）
9、施密特触发器有两个稳定的状态，但这两个状态依懒于输入信号的幅值。
（）
10、ROM存储器中的信息只能读出不能写入。
（）
三、将下列逻辑出数化简与或表达式（10分）
1、y2=ac+ab+bc+b
2、Y3（ABCD）=£m（0,2,5,7,8,10,13,15）
四、写出图示电路输出信号的逻辑表达式，并判断能否化简，若能，则化简成最简与非式。
（10分）
五、设计一个一位二进制半减器电路。
（12分）
六、图中所示电路为双四选一数据选择器构成的组合逻辑电路，输入变量为A,B,C,输出函数为Zi,Z2,分析电路功能，试写出输出Zi,z2的逻辑表达式。
（10分）
ZIZ2
七、八路数据选择器构成的电路如图所示，、入0为数据输入端，根据图中对D°~。
7的设置，写出该电路所实现函数Y的表达式。
（10分）
74LS151
AO
DODID2D3D4D5D6D7
!
!
]
（18分）
八、试分析如图所示的异步时序电路，写出电路驱动方程、状态方程，列出状态转移表,画状态图，说明电路的逻辑功能。
Q0
Q1
Q2
•
EJQ
JQ
JQ
cpJ
.
七F0
•F,
K
K
K
模拟六
一、
（一）若要求D/A转换器的精度要小于0.25%,d（）Did2D3
至少应选多少位的D/A转换器？
（2分）:
!
；2；3
（二）图示D/A转换器。
已知R=10KQ,Vref=10V；:
一i一:
当某位数为0,开关接地，为1时，开关接运放反相I：
I：
I：
I：
端。
试求
（1）Vo的输出范围；
（2）当D3D2D1D0FIK）ILULL时，Vo=?
（6分）2咐sopSfSfSf
2RU洲却H
二、化简下列函数，写出最简与或表达式。
（io分）―
⑴耳=A»B+ABC+A（B+AB）
⑵F2（A,B,C,D）=Z冰026,8,10,14）+工以5,7,13,15）
二、已知由变量A和B可以构成多种组合函数，其中8种Fo~F7如表所示，试写出相应的函数表达式，填入下方空格中：
（7分）
AB
Fo
Fi
F2
F3
F4
F5
F6
F7
00
0
0
0
0
0
0
0
0
01
0
0
0
0
1
1
1
1
10
0
0
1
1
0
0
1
1
11
0
1
0
1
0
1
0
1
A+B
四、写出图示各逻辑电路出端的逻辑表达式。
（12分）七、
（一）设触发器初态均为零。
（1）已知CP、A的波形，画出输出端B、C的波形。
（6分）
（二）图示电路中，已知CP、D的波形，设初态为0,C1）画出输出端Qi、Q2、Q3的波形。
（2）说明电路的逻辑功能。
（8分）
cpJ-U-U-U-U-U-L
DfII
Qi
Q2
03
八、由JK触发器组成一时序电路，画出其完整状态转换图，说明是一个几进制的计数器，画出波形图（至少八个CP脉冲），设初态均为零。
（15分）
CP九、555定时器电路中，设D是理想二极管。
（1）图示是什么电路？
（2）画出*和V。
的波形。
（3）如改变R2,会影响vo波形中的什么参数。
（4）若C=0.01uF、Ri=100kQ、R2=20kQ,试计算输出波形的频率。
（12分）
模拟七
一、选择正确的答案填空
1.电路如图Li所示，=Q*+*的电路为.
2.
TTL主从JK触发器电路如图1.2（a）所示，初态为0,已知CP、A、B和心力的波形，请判断Q的波形，它为（A）、（B）、（C）、（D）中的。
二、将负边沿触发的JK触发器转换为丁'触发器时，在不添加任何其它器件的条件下，有几种电路方案？
请画出外部连接图。
三、电路如图3.1所不。
1、令触发器初始状态为口3&2&1=001,请分析出计数器的模，画出状态转换图和电路时序图。
2、若在使用过程中F2损坏，欲想用一个负边沿D触发器代替，问电路应作如何修改，才能实现原电路的功能。
画出修改后的电路图。
（可只画修改部分的电路）
四、中规模同步四位二进制计数器CT161（74LS161）的功能表和引脚简图恰好别如表4.1和图4.1所示；
1.请用置零法设计一个七进制加法计数器，其状态转换要求如图4.2所示。
2.试用一片74LS161及图4.3电路设计成一个能自动完成加、减循环计数的计数器。
即能从000加到111,再从111减到000循环，要有简要的设计过程。
图4.2图4.3
五、集成定时器CC7555如图5.1（a）所示。
1.用该集成定时器及规格为100KQ、200K、500K的电阻，O.Oluf、O.luf,luf电容器中选择合适的电阻和电容，设计一个满足图5.1（b）所示波形的单稳态触发器。
2.用该集成定时器设计一个斯密特触发器，画出斯密特触发器的电路图。
当输入为图5.2所示的波形时，画出斯密特触发器的输出U0波形。
3.
六、双积分式A/D如图6.1所示。
1.若被测电压-V,要求分辩率WO.lmV,则二进制计数器的计数总容量N应大于多少？
2.需要多少位的二进制计数器？
3.若时钟频率如=2°°khz,则采样保持时间为多少？
4.若=KHz,积分器输出电压的最大值为5V,此时积分器的时间常数RC为多少毫秒？
七、现有如图7.1所示的4X4字位容量RAM若干片，如需把它们扩展成8X8字位RAM。
1.试问需用几片4X4字位容量RAM?
2.画出扩展后的电路图（可用少量与非门）。
D3DjDiDo
4X4RAM
Ao
Ai
图7.1
CS
一、判断题（每题1分，共15分）
1.（）CMOS电路和TTL电路在使用时，不用的管脚可悬空
2.（）施密特触发器两个稳态的转换电平是相等的。
3.（）寄存器、计数器都属于组合电路；编码器、译码器属于时序电路。
4.（）任意两个不同的最小项之积恒等于零。
5.（）三态门的作用就是为了提高电路的负载能力，使总线带负载能力有较大提高。
6.（）单稳态触发器无需外加触发脉冲就能产生周期性脉冲信号。
7.（）各种函数表示方法中，具有唯一性的只有波形图。
8.（）当输入一个CP脉冲其输出状态就翻转一次的触发器是T触发器。
9.（）触发器有电平触发和边沿触发方式，触发器的输出状态由触发方式决定。
10.（）逻辑函数的化简是为了使表达式简化而与硬件电路无关。
11.（）二进制计数器既可实现计数也可用于分频。
12.（）即使电源关闭，移位寄存器中的内容也可以保持下去。
13.（）约束项就是逻辑函数中不会出现的变量取值组合，用卡诺图化简时，可将约束项当作1,也可当作0。
14.（）移位寄存器74LS194可串行输入并行输出，但不能串行输入串行输出。
15.（）将几个D触发器进行串接，前一级触发器的输出与后一级触发器的输入连接起来，就构成了移位寄存器。
二、选择填空（共20分，每题2分，把最适当的答案标号填在下面的表格里）
1、计数器可以用于实现（）也可以实现（）。
a.定时器；b,寄存器；c,分配器；d,分频器。
2、一个4位移位寄存器可以构成最长计数器的长度是（）。
a.8；b.12；c.15；d.16。
3、当编码器74LS147的输入端II、15、16、17为低电平，其余输入端为高电平时，输出信号为（）。
a.1110；b.1010；c.1001；d.1000。
4、施密特触发器有（）个稳定状态，多谐振荡器有（）个稳定状态，单稳态触发器有（）个稳定状态。
a.0；b.1；c.2；d.3O
5、在CP脉冲作用下，只具有置0、置1和保持功能的触发器是（）触发器，只具有保持和翻转功能的触发器是C）触发器。
a.JK触发器；b.T触发器；c.T'触发器；d.RS触发器。
6、若所设计的编码器是将31个一般信号转换成二进制代码，则输出应是一组单（）位的二进制代码。
a.3；b.4；c.5；d.6。
7、十进制数0.625的二进制数为
a：
0.101；b：
0.Oil；c：
0.lllo
8、逻辑函数中任意两个最小项的乘积恒等于
a：
0；b：
1；c：
8。
9、主从JK触发器J=l,K=0时，不管原状态如何，CP作用后，触发器总处于
a：
0态；b：
1态；c：
维持原状态。
10、如下图所示逻辑电路中，其逻辑表达式丫=o
a.AB；b.A®B；c.AOB
三、将下列函数简化为最简与或式（共10分，每题5分）
1、Y=A+B+C+ABCD
四、画出下图电路输出QI、Q2、Z的时序图，设初态Ql=Q2=0（共9分）
五、简答题（共15分）
1、说明时序逻辑电路与组合逻辑电路的区别并说明造成区别的原因？
2、说明下图电路是几进制计数器？
3、说明主从JK触发器如何解除输入信号之间的约束？
六、电路设计题（共18分）
1、（10分）用与非门设计一个路灯控制电路，要求在三个不同的地方都能独立地控制灯的亮灭（假定开关合上为高电平）。
2、（8分）用两片74LS161二进制计数器构成40进制计数器，画出电路图。
七、电路如下图，设外接二极管为理想二极管，试求占空比q的变化范围及工作频率f,并画出vc、v0的对应波形。
（13
升级会员 