基于FPGA的等精度数字频率计设计讲解.doc

基于FPGA的等精度数字频率计设计讲解.doc

《基于FPGA的等精度数字频率计设计讲解.doc》由会员分享，可在线阅读，更多相关《基于FPGA的等精度数字频率计设计讲解.doc（26页珍藏版）》请在冰豆网上搜索。

2014-2015学年第1学期

课程设计

题目：

基于FPGA的等精度数字频率计设计

姓名：

***

学号：

201295014220

班级：

电气六班

摘要

伴随着集成电路（IC）技术的发展，电子设计自动化（EDA）逐渐成为重要的设计手段，已经广泛应用于模拟与数字电路系统等许多领域。

电子设计自动化是一种实现电系统或电子产品自动化设计的技术，它与电子技术、微电子技术的发展密切相关，它吸收了计算机科学领域的大多数最新研究成果，以高性能的计算机作为工作平台，促进了工程发展。

数字频率计是一种基本的测量仪器。

它被广泛应用与航天、电子、测控等领域。

采用等精度频率测量方法具有测量精度保持恒定，不随所测信号的变化而变化的特点。

本文首先综述了EDA技术的发展概况，FPGA/CPLD开发的涵义、优缺点，VHDL语言的历史及其优点，概述了EDA软件平台QUARTUSⅡ；然后介绍了频率测量的一般原理，利用等精度测量原理，通过FPGA运用VHDL编程，利用FPGA（现场可编程门阵列）芯片设计了一个8位数字式等精度频率计，该频率计的测量范围为0-100MHZ,利用QUARTUSⅡ集成开发环境进行编辑、综合、波形仿真，并下载到CPLD器件中，经实际电路测试，仿真和实验结果表明，该频率计有较高的实用性和可靠性。

关键词:

电子设计自动化；VHDL语言；频率测量；数字频率计

目录

摘要 I

目录 III

1.绪论 1

1.2基于EDA的FPGA/CPLD开发 2

1.3硬件描述语言（HDL） 3

VHDL语言简介 3

1.4QuartusII概述 4

2.频率测量 6

2.1数字频率计工作原理概述 6

2.2采用等精度测量

本章小结 .......................................................................................................................8

3.数字频率计的系统设计与功能仿真 8

3.1系统的总体设计 8

3.2信号源模块 9

3.3锁存器 12

3.4十进制计数器 13

3.5 显示模块 14

3.5.1显示模块设计 14

3.52显示电路 15

3.5.3译码器 15

本章小结 16

结论 16

附录：

频率计顶层文件 18

信号源模块源程序 19

32位锁存器源程序 19

有时钟使能的十进制计数器的源程序 20

显示模块源程序 21

II

1.绪论

21世纪人类将全面进入信息化社会，对微电子信息技术和微电子VLSI基

础技术将不断提出更高的发展要求，微电子技术仍将继续是21世纪若干年代中

最为重要的和最有活力的高科技领域之一。

而集成电路（IC）技术在微电子领

域占有重要的地位。

伴随着IC技术的发展，电子设计自动化（ElectronicDesign

Automation,EDA）己经逐渐成为重要设计手段，其广泛应用于模拟与数字电

路系统等许多领域。

EDA是指以计算机大规模可编程逻辑器件的开发软件及实验开发系统为设计工具，通过有关开发软件，自动完成用软件方式设计的电子系统到硬件系统的逻辑编译、逻辑化简、逻辑分割、逻辑综合及优化、逻辑布局布线、逻辑仿真，直至对于特定目标芯片的适配编译、逻辑映射、编程下载等工作，最终形成集成电子系统或专用集成芯片的一门新技术[1]。

VHDL（超高速集成电路硬件描述语言）是由美国国防部开发的一种快速设计电路的工具，目前已经成为IEEE（TheInstituteofElectricalandElectronicsEngineers）的一种工业标准硬件描述语言。

相比传统的电路系统的设计方法，VHDL具有多层次描述系统硬件功能的能力，支持自顶向下（Top_Down）和基于库（LibraryBased）的设计的特点，因此设计者可以不必了解硬件结构。

从系统设计入手，在顶层进行系统方框图的划分和结构设计，在方框图一级用VHDL对电路的行为进行描述，并进行仿真和纠错，然后在系统一级进行验证，最后再用逻辑综合优化工具生成具体的门级逻辑电路的网表，下载到具体的CPLD器件中去，从而实现可编程的专用集成电路（ASIC）的设计。

数字频率计是数字电路中的一个典型应用，实际的硬件设计用到的器件较多，连线比较复杂，而且会产生比较大的延时，造成测量误差，可靠性差。

随着复杂可编程逻辑器件（CPLD）的广泛应用，以EDA工具作为开发手段，运用VHDL语言。

将使整个系统大大简化。

提高整体的性能和可靠性。

数字频率计是通信设备、音、视频等科研生产领域不可缺少的测量仪器。

采用VHDL编程设计实现的数字频率计，除被测信号的整形部分、键输入部分和数码显示部分外，其余全部在一片FPGA芯片上实现。

整个系统非常精简，且具有灵活的现场可更改性。

本文用VHDL在CPLD器件上实现一种8位数字频率计测频系统，能够用十进制数码显示被测信号的频率，不仅能够测量正弦波、方波和三角波等信号的频率，而且能对其他多种频率信号进行测量。

具有体积小、可靠性高、功耗低的特点。

1.2基于EDA的FPGA/CPLD开发

我国的电子设计技术发展到今天，将面临一次更大意义的突破，即

FPGA/CPLD（FieldProgrammableGateArray，现场可编程门阵列/Complex

ProgrammableLogicDevice，复杂可编程逻辑器件）在EDA基础上的广泛应用。

从某种意义上说，新的电子系统运转的物理机制又将回到原来的纯数字电路结

构，但却是一种更高层次的循环，它在更高层次上容纳了过去数字技术的优秀

部分，对（MicroChipUnit）MCU系统是一种扬弃，在电子设计的技术操作

和系统构成的整体上发生了质的飞跃。

如果说MCU在逻辑的实现上是无限的

话，那么FPGA/CPLD不但包括了MCU这一特点，而且可以触及硅片电路线

度的物理极限，并兼有串、并行工作方式，高速、高可靠性以及宽口径适用性

等诸多方面的特点。

不但如此，随着EDA技术的发展和FPGA/CPLD在深亚微

米领域的进军，它们与MCU,MPU,DSP,A/D,D/A,RAM和ROM等独立

器件间的物理与功能界限已日趋模糊。

特别是软/硬IP芯核（知识产权芯核;IntelligencePropertyCore，一种已注册产权的电路设计）产业的迅猛发展，嵌入式通用及标准FPGA器件的呼之欲出，片上系统（SOC）已经近在咫尺。

FPGA/CPLD以其不可替代的地位及伴随而来的极具知识经济特征的IP芯核产业的崛起，正越来越受到业内人士的密切关注。

FPGA/CPLD简介

FPGA和CPLD都是高密度现场可编程逻辑芯片，都能够将大量的逻辑功

能集成于一个单片集成电路中，其集成度已发展到现在的几百万门。

复杂可编

程逻辑器件CPLD是由PAL（ProgrammableArrayLogic，可编程数组逻辑）或

GAL（GenericArrayLogic，通用数组逻辑）发展而来的。

它采用全局金属互连

导线，因而具有较大的延时可预测性，易于控制时序逻辑;但功耗比较大。

现

场可编程门阵列（FPGA）是由掩膜可编程门阵列（MPGA）和可编程逻辑器件

二者演变而来的，并将它们的特性结合在一起，因此FPGA既有门阵列的高逻

辑密度和通用性，又有可编程逻辑器件的用户可编程特性。

FPGA通常由布线资

源分隔的可编程逻辑单元（或宏单元）构成数组，又由可编程I/O单元围绕

数组构成整个芯片。

其内部资源是分段互联的，因而延时不可预测，只有编程

完毕后才能实际测量。

CPLD和FPGA建立内部可编程逻辑连接关系的编程技术有三种:

基于反熔丝技术的器件只允许对器件编程一次，编程后不能修改。

其优点是集成度、工作频率和可靠性都很高，适用于电磁辐射干扰较强的恶劣环境。

基于EEPROM内存技术的可编程逻辑芯片能够重复编程100次以上，系统掉电后编程信息也不会丢失。

编程方法分为在编程器上编程和用下载电缆编程。

用下载电缆编程的器件，只要先将器件装焊在印刷电路板上，通过PC,SUN工作站、ATE（自动测试仪）或嵌入式微处理器系统，就能产生编程所用的标准5V,3.3V或2.5V逻辑电平信号，也称为ISP（InSystemProgrammable）方式编程，其调试和维修也很方便。

基于SRAM技术的器件编程数据存储于器件的RAM区中，使之具有用户设计的功能。

在系统不加电时，编程数据存储在EPROM、硬盘、或软盘中。

系统加电时将这些编程数据实时写入可编程器件，从而实现板级或系统级的动态配置。

1.3硬件描述语言（HDL）

硬件描述语言（HDL）是相对于一般的计算机软件语言如C,Pascal而言的。

HDL是用于设计硬件电子系统的计算机语言，它描述电子系统的逻辑功能、电

路结构和连接方式。

设计者可以利用HDL程序来描述所希望的电路系统，规

定其结构特征和电路的行为方式;然后利用综合器和适配器将此程序变成能控

制FPGA和CPLD内部结构、并实现相应逻辑功能的门级或更底层的结构网表

文件和下载文件。

硬件描述语言具有以下几个优点:

a.设计技术齐全，方法灵

活，支持广泛。

b.加快了硬件电路的设计周期，降低了硬件电路的设计难度。

c.采用系统早期仿真，在系统设计早期就可发现并排除存在的问题。

d.语言设

计与工艺技术无关。

e.语言标准，规范，易与共享和复用。

就FPGA/CPLD开

发来说，VHDL语言是最常用和流行的硬件描述语言之一。

本次设计选用的就

是VHDL语言，下面将主要对VHDL语言进行介绍。

VHDL语言简介

VHDL是超高速集成电路硬件描述语言的英文字头缩写简称，其英文全名是Very-High-SpeedIntegratedCircuitHardwareDescriptionLanguage。

它是在70~80年代中由美国国防部资助的VHSIC（超高速集成电路）项目开发的产品，诞生于1982年。

1987年底，VHDL被IEEE（TheInstituteofElectricalandElectronicsEngineers）确认为标准硬件描述语言。

自IEEE公布了VHDL的标准版本（（IEEEstd1076-1987标准）之后，各EDA公司相继推出了自己的VHDL设计环境。

此后，VHDL在电子设计领域受到了广泛的接受，并逐步取代了原有的非标准HDL。

1993年，IEEE对VHDL进行了修订，从更高的抽象层次和系统描述能力上扩展VHDL的内容，公布了新版本的VHDL，即ANSI/IEEEstd1076-1993版本。

1996年IEEE1076.3成为VHDL综合标准。

VHDL主要用于描述数字系统的结构、行为、功能和接口，非常适用于可编程逻辑芯片的应用设计。

与其它的HDL相比，VHDL具有更强的行为描述能力，从而决定了它成为系统设计领域最佳的硬件描述语言。

强大的行为描述能力是避开具体的器件结构，从逻辑行为上描述和设计大规模电子系统的重要保证。

就目前流行的EDA工具和VHDL综合器而言，将基于抽象的行为描述风格的VHDL程序综合成为具体的FPGA和CPLD等目标器件的网表文件己不成问题。

VHDL语言在硬件设计领域的作用将与C和C++在软件设计领域的作用一