usb20接口频谱分析电路开发板设计.docx
《usb20接口频谱分析电路开发板设计.docx》由会员分享，可在线阅读，更多相关《usb20接口频谱分析电路开发板设计.docx（54页珍藏版）》请在冰豆网上搜索。
usb20接口频谱分析电路开发板设计
课程设计
课程名称PCB设计与制备工艺
题目名称USB2.0接口频谱分
析电路开发板设计
学生学院材料与能源学院
专业班级
学号3000007000
学生姓名东京电车男
指导教师
2016年12月15日
1目的与任务
本课程《PCB设计与制备工艺课程设计》是《PCB设计与制备工艺》理论课相配套的综合性课程，其主要目的是使本专业学生复习和巩固所学的PCB设计与制备工艺的基础理论知识，熟悉PCB设计与制备工艺过程；训练学生的基础理论与专业知识的综合运用能力，训练学生的EDA软件的实际运用能力；使学生掌握多层PCB板的设计方法，学习多层PCB板的可制造性设计和可测试性设计；在此基础上，进行多层PCB板的制备工艺设计、可测试性设计、可制造性设计及可安装性设计。
通过这次设计制备过程训练学生的多层PCB的实际工艺设计能力、可测试性设计能力、可制造性设计能力及可安装性设计能力，培养学生综合运用已掌握的知识结合实际条件解决实际问题的能力。
[设计任务]：
1）USB2.0接口频谱分析电路开发板的设计；
2）自选复杂程度与此相当的其他电路进行PCB板的设计。
2课程设计内容及基本要求
2.1课程设计内容
（1）USB2.0频谱分析仪开发板PCB的层次原理图及版图设计。
（2）四层PCB板的制备性设计
（3）自选复杂程度与此相当的其他电路进行多层PCB的设计。
2.2课程设计过程
①电路层次原理图设计（创建元件库→创建封装库→母电路图设计→子电路设计）
②多层版图设计
③多层PCB制备性设计（材料的选择 → 工艺参数的确定 → PCB结构设计 → 安装性设计 → DFT设计 → DFM设计）
④多层PCB制备工艺设计（总／主工艺设计 → 各子工艺设计）
⑤质量及性能检测
⑥撰写实验报告
⑦答辩
3.绘制原理图
3.1创建一个电路板工程
（1）执行菜单命令【File】/【New】/【PCBProject】。
（2）执行菜单命令【File】/【SaveProject】后，在弹出的对话框中，将存储位置定位到指定的文件夹，在文件夹键入合适的文件名后，按“保存”按钮。
3.2新建原理图
（1）执行菜单命令【File】/【New】/【Schematic】，启动原理图编辑器。
（2）执行菜单命令【File】/【Save】，在弹出的对话框中，选择合适的路径并输入文件名后，按“保存”按钮。
（采用层次原理图的设计方法）
3.3原理图参数设置
原理图参数都按默认值设置，如图3-1所示。
图3-1原理图设置对话框
3.4绘图前准备
3.4.1创建原理图元件库（以CY7C68013为例）
（1）执行菜单命令【File】/【New】/【Library】/【Schematiclibrary】，进入元器件库编辑器。
（2）执行菜单命令【Place】/【Rectangle】，绘制一个大小适合的直角矩形（本设计的芯片CY7C68013和MC56F8323都需要自己制作，故画出的矩形应该足够放置这两个元器件的引脚）如图3-2所示。
图3-2放置矩形图3-3放置引脚
（3）执行菜单命令【Place】/【Pins】，为元器件添加引脚，引脚添加后如图3-3所示。
（4）按照规定引脚属性表1，编辑元器件引脚属性，双击需要修改的引脚，将弹出如图3-4所示的引脚属性设置对话框，属性编辑完成后如图3-5。
表1CY7C68013A芯片引脚属性设置
标识符
显示名称
电气类型
标识符
显示名称
电气类型
1
PD5/FD13
I/O
29
PB4/FD4
I/O
2
PD6/FD14
I/O
30
PB5/FD5
I/O
3
PD7/FD15
I/O
31
PB6/FD6
I/O
4
GND
Power
32
PB7/FD7
I/O
5
CLKOUT
Passive
33
GND
Power
6
VCC
Power
34
VCC
Power
7
GND
Power
35
GND
Power
8
RDY0/SLRD
Passive
36
CTL0/FLAGA
Passive
9
RDY1/SLWR
Passive
37
CTL1/FLAGB
Passive
10
AVCC
Power
38
CTL2/FLAGC
Passive
11
XTALOUT
Passive
39
VCC
Power
12
XTALIN
Passive
40
PA0/INT0#
I/O
13
AGND
Power
41
PA1/INT1#
I/O
14
AVCC
Power
42
PA2/SLOE
I/O
15
DPLUS
Passive
43
PA3/WU2
I/O
16
DMINUS
Passive
44
PA4/FIFOADR0
I/O
17
AGND
Power
45
PA5/FIFOADR1
I/O
18
AVCC
Power
46
PA6/PKTEND
I/O
19
GND
Power
47
PA7/FLAGD/SL
I/O
20
IFCLK/T0OUT
Passive
48
GND
Power
21
RESERVED
Passive
49
RESET#
Passive
22
SCL
Passive
50
VCC
Power
23
SDA
Passive
51
WAKEUP
Passive
24
VCC
Power
52
PD0/FD8
I/O
25
PB0/FD0
I/O
53
PD1/FD9
I/O
26
PB1/FD1
I/O
54
PD2/FD10
I/O
27
PB2/FD2
I/O
55
PD3/FD11
I/O
28
PB3/FD3
I/O
56
PD4/FD12
I/O
图3-4引脚属性设置对话框图3-5引脚属性编辑完成后
（5）执行菜单命令【Tools】/【RenameComponent】,按照要求吧元器件命名为CY7C68013。
（6）执行菜单命令【File】/【Save】，保存库文件，命名为“CY7C68013-56PIN.SchLib”。
MC56F8323的原理图封装制作与上述步奏一致，这里不赘述。
3.4绘制总图
（1）执行菜单命令【Place】/【SheetSymbol】，绘制方块电路，按Tab键，根据电路要求设置属性，设置完成后如下图3-6所示。
图3-6方块电路属性设置对话框
（2）设置属性后，根据原理图的整体布局放置方块电路图。
全部放置完成后，如图3-7所示。
图3-7方块放置完成后截图
（3）执行菜单命令【Place】/【SheetEntry】，放置方块电路图的电路端口，按Tab键，根据电路要求设置属性，设置完成后如图3-8所示。
全部放置后，如图3-9所示。
图3-8电路端口属性设置对话框
图3-9电路端口全部放置完成
（4）使用
Placewire、PlaceBUS、PlaceBUSEntry等按键将电路端口连接在一起，连接完成后如图3-10所示。
另外需要使用网络标号
PlaceNetLabel,对各导线标号。
如果导线上没有网络标号，编译后会有导线没有连接的警告。
图3-10母图绘制完毕
分析：
本图对电源模块进行了改进，即添加了+3.3V的电路端口，其它子图也添加了+3.3V的电路端口，并用导线使他们有电气连接。
3.5绘制子图
3.5.1生成子图
执行菜单命令【Design】/【CreateSheetFromSymbol】，此时光标将变成十字形状，将其移植方块电路图上方，单击左键，将生成带有I/O端口的新建原理图，如图3-11所示。
图3-11生成子图截图
3.5.2放置元器件
从装入的元器件库中选定所需的各种元器件，逐一放置到原理图上，然后调整位置和方向，并设置元器件参数。
3.5.3原理图布线
将放置好的元器件的管脚用具有电气意义的导线、网络标号等连接起来，使整个元器件之间具有用户所设计的电气连接关系，并放置好电源与接地符号。
根据上述步骤，绘制出四张子图，如图3-12～3-15所示。
图3-12子图CYUSB
图3-13子图MCSYSTEM
图3-14子图AD
图3-15子图POWER
3.5.4更新元器件流水号
用上述方法画好四个子图后，执行菜单命令【Tools】/【Annotate】，弹出如图3-16所示的元器件流水号设置对话框，把五张原理图全选，单击
，更新元器件列表，弹出如图3-17所示的元器件序号变更信息；单击
按钮，系统自动更新元器件序号；单击
按钮，元器件变更列表；单击
按钮，确认元器件变更的有效性；最后，单击
按钮，实现元器件的自动编号，如图3-18所示。
图3-16元器件流水号设置对话框
图3-17元器件序号变更信息
、
图3-18元器件序号变更完成
3.6编译工程
执行菜单命令【Project】/【CompilePCBProjectPCB_Project.PrjPCB】,编译工程后，一般会出现一些错误和警告，这些错误和警告要去很好的解决，不然会影响接下来PCB版图绘制。
由于参考书上原理图的接法造成的错误会无法修改，这个错误就是：
原理图上的网络标号只对本原理图有效，而无法在所有的原理图中联通，例如+3.3V和+5V网络，现在对原理图进行小范围的修改。
对+3.3V网络标号的修改：
在各个子图的方块电路添加命名为+3.3V的电路端口，并进行连接，如图shangmian所示，所生成的子电路的电路端口也按照本来的电气连接进行布线，这样，所有子原理图的+3.3V都有了电气连接。
对+5V网络标号的修改：
取消网络标号，并以+5V电源替代之，这样这个错误也消失了。
3.7层次化原理图之间的切换
3.7.1从主原理图切换到方框电路图对应的子原理图
执行菜单命令【Tools】/【Up/DownHierarchy】后，鼠标变成十字形状。
将其移至主原理图的某个方块电路符号端口上，缓慢单击鼠标左键两次，就可以切换到改方块电路符号所对应的子原理图上。
3.7.2从子原理图切换到主原理图
执行菜单命令【Tools】/【Up/DownHierarchy】后，鼠标变成十字形状。
将其移至子原理图的某个输入输出端口上，单击鼠标左键。
系统会自动切换到主原理图上。
如果切换失败，请注意主原理图中各模块的名字是否与子图名字一样。
3.8确定和添加元件封装
3.8.1设计USB接口管脚封装
（1）执行菜单命令【File】/【New】/【Library】/【PCBLibrary】，进入元器件库编辑器。
（2）根据图3-19的距离要求，执行菜单命令【Place】/【Pad】，放置矩形焊盘与圆焊盘。
焊盘大小可以自行定义。
使用快捷键ctrl+M,点击两个焊盘中心点，可以查看焊盘之间的距离。
（3）选定TopOverlay层，执行菜单命令【Place】/【Line】，绘制元器件轮廓，绘制后该封装如图3-20所示。
（4）设置封装参考点，执行菜单命令【Edit】/【SetReference】/【pin1】,最后封装如图3-5所示
（5）命名封装为“USB接口管脚封装”，命名封装库为“USB接口管脚封装.PcbLib”。
图3-19USB接口JP1的管脚封装
图3-20USB接口封装
3.8.2载入所需元器件库
查阅有关资料可知，芯片CY7C68013A采用的是SSO-G56封装形式，芯片MC56F8323采用的是SO-G64封装形式。
与上面画的两个原理图封装和一个PCB封装一并载入，其他元器件如表2所示，载入后如图3-21所示。
表2USB2.0开发板元件封装形式
元件类型
元件封装
封装库
电阻R
R2012-0805
MiscellaneousDevices.IntLib
电容C
CR3216-1206
MiscellaneousDevices.IntLib
发光二极管DS
DSO-F2/D6.1
MiscellaneousDevices.IntLib
USB接头JP1
图3-5
自己设计
三端稳压器VR
SIP-G3/Y2
MiscellaneousDevices.IntLib
开关S
SPST-2
MiscellaneousDevices.IntLib
晶振Y
BCY-W2/D3.1
MiscellaneousDevices.IntLib
二极管D
DSO-C2/X3.3
MiscellaneousDevices.IntLib
运算放大器U
CDFP-G14/X.6
LTOperationalAmplifier.IntLib
晶振XTAL
BCY-W2/D3.1
MiscellaneousDevices.IntLib
图3-21已安装文件库
3.8.3更改元件封装形式
根据表2所述的元件封装形式，使用相似工具查找相同封装形式的元件，一并更改。
选定元件→右键→选择FindSimilarObjects→在ObjectSpecific栏中CurrentFootprint中选same→点击OK→CtrlA全部选定→在Inspector框中ObjectSpecific栏下CurrentFootprint更改元件封装形式。
如图3-22~图3-25。
双击元件，找到Footprint，双击查看是否导入了封装。
如图3-26、图3-27。
更改完成后，对元件选择FindSimilarObjects，最上一栏选择ANY，即可恢复对所有元件的显示。
如图3-28。
图3-22右键选定FindSimilarObjects
图3-23在CurrentFootprint栏中选same
图3-24选same点OK后的图形
图3-25ObjectSpecific栏下CurrentFootprint更改元件封装形式
图3-26右下部分Footprint
图3-27元件封装形式
图3-28恢复对所有元件的显示
3.9生成元器件清单
执行菜单命令【Reports】/【BillofMaterials】，生成元器件清单，元器件清单如图3-29所示。
图3-29BillofMaterials
4绘制PCB版图
4.1生成网络报表文件
执行菜单命令【Design】/【Netlistforproject】/【Protel】，生成网络报表文件，网络报表如图4-1所示。
图4-1网络报表
4.2创建PCB文档与设置
（1）在工程项目下新建一个PCB文档并保存。
（2）设置PCB版图参数，如图4-2所示，按默认值设置。
图4-2环境参数设置对话框
4.3规划电路板
（1）执行菜单命令【Edit】/【Origin】/【Set】，设置坐标原点。
（2）单击PCB编辑器窗口下方的“KeepOutLayer”层面标签，将当前工作层面设置为“KeepOutLayer”。
（3）执行菜单命令【Place】/【KeepOut】/【Track】，以设置的坐标原点为原点，绘制电气边界。
（4）双击直线，出现如图所示的直线属性设置对话框，根据坐标原点，设置成长4000mil，宽2000mil的矩形。
该矩形为电路板的电气边界。
（5）选中上述步骤绘制的矩形，执行菜单命令【Design】/【BoardShape】/【DefineFromSelectedObjects】，则电路板的外形也是长4000mil，宽2000mil的矩形。
4.4设置板层
（1）执行菜单命令【Design】/【LayerStackManger】，出现如图4-3所示的图层堆栈管理对话框。
图4-3图层堆栈管理对话框
（2）单击双层板的基板“Core”，表示要从双层板的中间加入层，单击“AddPlane”添加电源层和地层，双击新添加的层，弹出图层设置对话框，把电源层和地层分别命名为“POWER”,“GND”。
参数设置完毕后，图层堆栈管理对话框如图4-4所示。
图4-4图层堆栈管理对话框（设置完毕后）
4.5导入数据
（1）在PCB编辑器，执行【Design】/【ImportChangesFrompcb_project1.prjpcb】，弹出如图4-5所示的工程网络变化对话框。
图4-5工程网络变化对话框
（2）单击
按钮，弹出如图4-6所示的对话框，在状态栏“Check”一列中出现
说明转入的元器件正确。
图4-6设计项目修改对话框检查报告
（3）单击
按钮，将网络表和元件封装加载到PCB文件中。
生成如图4-7所示的PCB版图。
图4-7元器件导入后的PCB版图
4.6布局元器件
（1）对元器件采用手动布局的方法逐个布局，将有电气连接的元气件放在一起，模拟电路与数字电路分开，芯片周围有留有较大空间以方便接下来的布线，将不同电源的元器件分隔开。
布局后的结果如图4-8所示。
图4-8CIN1手动布局后截图
4.7内电层定义及分割
因为该电路有两个不同电源，分别是+3.3V和+5V，所以需要把电源层进行分割，具体做法是将PCB版图切换到“POWER”层，用直线工具把+5V区域围成一个多边形，此时板上就有两块区域，分别是+3.3V和+5V，分别双击+3.3V和+5V区域，进行电源层的定义，分别定义成+3.3V和+5V，分割定义后的电源层如图4-9所示。
由于地层性质一样，所以地层只需要定义为GND即可。
图4-9电源层分割后截图
4.8规则设置
（1）Clearance。
PCB里面所有的焊盘、过孔、走线、覆铜间距都可以在这里设置，根据工艺条件，设置为10mil（0.254mm）。
设置界面如图4-10所示。
图4-10短路间距设置对话框
（2）Width。
根据工艺条件，设置最小线宽8mil（0.2mm），最大线宽50mil（1.27mm），优先线宽10mil（0.25mm）。
设置界面如图4-11所示。
图4-11线宽设置对话框
（3）RoutingVias。
根据工艺条件，设置过孔最小内径15mil（0.38mm），最大内径30mil（0.76mm），优先内径15mil（0.38mm）；过孔最小外径25mil（0.64mm），最大外径50mil（1.27mm），优先外径25mil（0.64mm）设置界面如图4-12所示。
图4-12过孔大小设置对话框
（4）PolygonConnect。
根据工艺条件和看干扰效果设置覆铜连接方式，设置结果如图4-13所示。
图4-13敷铜连接设置对话框
4.9自动布线
（1）执行【AutoPlacement】/【All】，弹出如图4-14所示的布线策略对话框。
单击
按钮进行自动布线。
图4-14布线策略对话框
（2）删掉“Room”，对一些没有布上的线用手动布线，布线完成的PCB版图如图4-15所示。
图4-15自动布线后截图
4.10手工调整
自动布线完成后，有些布线会不合理，例如过孔与元器件引脚距离过近，这就需要手工进行相应的调整，一般是执行菜单命令【Tools】/【Un-Route】/【Connection】拆除导线，然后进行手工重连。
4.11加宽电源线，地线
为了提高电路的抗干扰能力，增强系统的可靠性，往往需要将印刷电路板上的电源和接地线加宽，使用查找相似的功能，找出所有的电源线、地线，把他们的线框加宽到20mil（0.5mm）。
4.12加泪滴
泪滴是焊盘与导线或者是导线与导孔之间的滴装连接过度，设置泪滴的目的是在电路板受到巨大外力的冲撞时，避免导线与焊盘或者导线与导孔的接触点断开，另外，设置泪滴也可使PCB电路板显得更加美观。
执行菜单命令【Tools】/【Teardrops】，勾选AllVias和Add，点击OK即可。
添加后效果如图4-16所示。
图4-16放置泪滴后截图
4.13放置安装孔定位孔
在Keep-Out层放置放置安装孔定位孔，安装孔采用直径为3mm的圆，定位孔孔采用短直径为3mm的椭圆，由于需要较为准确是装空，所以这一放置了钻孔中心，采用先钻小孔在钻大孔的方法，放置安装孔和定位孔后如图4-17所示。
图4-17安装孔/定位孔截图
4.14放置敷铜
【Place】/【PlacePolygonPlane】放置敷铜可减小地线阻抗，提高抗干扰能力；降低压降，提高电源效率；分别在顶层和底层放置敷铜，敷铜后效果如图4-18，4-19所示。
图4-18顶层敷铜截图
图4-19底层敷铜截图
4.15拼版
4.15.1Ctrl+a选择全部，按下Ctrl+C组合键，此时出现十字图形，用来选择基准点，这里们将其中心对准左下角，单击鼠标左键。
如图4-20.然后按照图4-21操作。
4-20选择基准点
图4-21特殊粘贴
4.15.2点击PasteSpecial（特殊粘贴）之后会出现如图4-22下对话框，第一个复选框不能勾选，如果勾选只能复制你所在的当前层，例如：
你现在在Toplayer层，那么你复制的只是Toplayer上的东西，其他层的东西将不会被复制。
第二个也不能选，如果选上，会出现如相同名称的电气节点没有连接的提醒，这里我们直接将第三个复选框选上就好。
我们点击的PasteArray,出现如图4-23所示对话框。
图4-22PasteSpecial选项
4-23PlaceVariables选项
4.15.3PlaceVariables选项中的ItemCount是设置粘贴的个数，ArrayType是用来设置粘贴PCB板的排列类型，有2种，Circular是环形排列，linear是线型排列，根据自己的需要选择，这里我们选择Linear，LinearArray是用来设置粘贴的每块PCB板之间的相对位置，参考点是步骤4.15.1点下去的那一点，这里我们选择X坐标为4025mil，y坐标为0mil设置好后我们点击OK，这时出现十字图形，这个十字图形的中心对应与特殊粘贴后的PCB板位置就相当于步骤2中点下去的哪一点相对于原PCB板的位置，点击左键，如图4-24，即可放置1块PCB板，根据自己的需要放置PCB板，放置时出现需不需要从新敷铜，这里点击选择NO不需要。
4-24对应原始板的基准点，设置复制板的起始点。
4.15.4重复上述操作，此时完成2行2列的拼板现象如图4-25，最后需要重新定义工艺板边（工艺板边加在线路板的长边），切换到Keep-Out-Layer绘制，【Design】【BoardShape】【RefineBoardShape】。
框中边界即可。
如图4-26所示。
4-252行2列的拼板
图4-26拼版后截图
5模板的设计
5.1定位模板/钻孔模板
由于所有的过孔都采用打通孔然后加隔离环的方式，故只需一个模
升级会员 