微机原理知识点归纳.docx
《微机原理知识点归纳.docx》由会员分享，可在线阅读，更多相关《微机原理知识点归纳.docx（15页珍藏版）》请在冰豆网上搜索。
微机原理知识点归纳
微机原理知识点归纳
微机原理知识点归纳
为什么主机与外设交换信息要通过接口电路；
接口的功能是负责实现CPU通过系统总线把I/O电路和外围设备联系在一起。
CPU在与I/O设备进行数据交换时存在以下问题：
速度不匹配：
时序不匹配;信息格式不匹配；信息类型不匹配。
基于以上原因，CPU与外设之间的数据交换必须通过接口来完成.。
有效的完成CPU与外设之间的信息交换。
接口和端口的定义，以及区别？
接口：
由若干个端口和相应的的控制电路组成。
端口：
I/O接口电路中能被CPU直接访问的寄存器或特定器件。
区别：
1、端口是对应的唯一通信地址。
2、接口电路是由若干个端口组成，对应唯一的功能。
端口分类：
1、状态口、数据口、命令口2、中断型、非中断型
如何读回8253计数器的当前计数值？
有两种方法，一是在读之前先使用GATE信号停止计数器工作，再根据控制字确定读取格式，然后用IN指令读取计数值（控制字D5D4=11，读取两次，先低后高，D5D4=10，只读一次，读出高位，低位为00，D5D4=01，只读一次，读出低位）。
二是读之前先送计数锁存命令，分两步进行，第一步，用OUT指令写入锁存控制字D5D4=00到控制寄存器，其它位按要求确定，第二步，用IN指令读取被锁存的计数值，读取格式取决于控制字的D5D4两位状态，具体如第一种方法。
简述8259中断控制器内部结构中的寄存器和工作特点？
答：
8259中断控制器内部结构中的寄存器包括中断请求寄存器IRR、中断屏蔽寄存器IMR、中断服务寄存器ISR、优先权分析器PR、初始化命令字寄存器、操作命令寄存器。
其中中断请求寄存器IRR接收和缓存外部中断元的中断请求信号；中断屏蔽寄存器IMR存放中断屏蔽信息；中断服务寄存器ISR用以保存正在被服务的中断请求情况；优先权分析器PR接收IRR的请求信息，与ISR的状态比较判断，如果是更高一级的中断请求则将IRR该中断请求送ISR，向CPU发出中断申请信号INT，并将ISR中相应位置“1”，低则不操作；初始化命令字寄存器存放初始化命令、操作命令寄存器存放操作命令。
I/O接口有哪些控制方式，以及他们的程序流程有哪些特点：
在微机系统中，微机I/O接口的控制方式一般可分为3种方式：
（1）程序控制的输入/输出方式。
（2）程序中断的输入/输出方式。
（3）直接存储器存取（DMA）方式。
程序控制的输入/输出：
程序控制的输入/输出方式是指在程序的编制中利用I/O指令来完成CPU与接口间交换信息的一种方式。
这种传送方式又可分为无条件传送及有条件传送两种。
程序中断的输入/输出方式：
只有当外设要传送数据时才向CPU发出中断请求信号。
编写主程序外还要写中断服务程序。
直接存储器存取方式（DMA）：
外设可通过DMA控制器向CPU发出DMA请求；CPU响应DMA请求，把总线控制权交给DMA控制器，使系统转变为DMA工作方式；由DMA控制器发出I/O数据的存储地址，并决定传送数据块的长度；执行DMA传送；DMA操作结束向CPU发出中断，并将控制权交还给CPU。
编写程序要将DMA操作过程完整表达出来。
存储器与CPU相连接时1、应考虑CPU总线的负载能力2、存储芯片地址线
的位数决定了存储器的最大容量3、应考虑存取速度配合问题。
4、存储器芯片外部引脚分别为数据线、控制线、地址线。
分别与CPU的数据线、控制线、地址线一一相连。
CPU产生的地址信号经译码后产生对存储器的片选信号、字选信号。
在存储器系统中，实现片选控制的方法有三种，它们是全译码法、线
性选择法和部分译码法。
串行通信的三个特点：
是在串行通信中使用的通信传输线上既传送数据信息又传送联络控制信息；信息格式有固定的要求，通信方式有异步通信和同步通信两种；串行通信中对信息的逻辑定义与TTL不兼容，需要进行逻辑电平转换。
串行异步发送器具的功能：
1、并行数据转串行、2、根据串行通信协议完成串行数据格式化，添加停止位、3、进行奇偶校检并提供出错信息
PC机电A0-A7地址线是1、单向的2、可访问存储器的3、课访问I/0设备4、
可传输地址
8086的7种寻址方式包括寄存器寻址、寄存器间接寻址、寄存器相对寻址、
基址变址寻址、相对基址加变址寻址、立即寻址、直接寻址。
数据总线的三个基本功能是传送数据、查询状态、送控制命令。
为使传送过程更可靠，在串行异步通信接口中设立了三种出错标志，分别是帧出
错、接收器溢出错和奇偶错。
8255A可编程并行接口芯片的PC端口：
两个4位I/O口、一个8位
I/O口、全部联络线
CPU8086最大方式和最小方式系统的主要区别是需要增加用于转换总线控制信号的总线控制器8288。
8086CPU响应可屏蔽中断请求INTR的条件是：
1、外设有中
断请求，中断接口中的中断请求触发器置12、8086CPU开中断（IF=1）3、CUP完成当前指令周期
以单级主控方式的8259A为例，结合CPU的动作，说明中断的基本过程。
P189
中断向量：
P175
定义：
中断服务程序的入口地址，它包括中断服务程序的段基址CS和偏移地址IP
中断向量表：
存放中断向量的存储区
扩展阅读：
微机原理知识点总结
微机原理复习总结
第1章基础知识
计算机中的数制BCD码
与二进制数11001011B等值的压缩型BCD码是11001011B。
F第2章微型计算机概论
计算机硬件体系的基本结构
计算机硬件体系结构基本上还是经典的冯诺依曼结构，由运算器、控制器、存储器、输入设备和输出设备5个基本部分组成。
计算机工作原理
1.计算机由运算器、控制器、存储器、输入设备和输出设备5个基本部分组成。
2.数据和指令以二进制代码形式不加区分地存放在存储器重，地址码也以二进制形式;计算机自动区
分指令和数据。
3.编号程序事先存入存储器。
微型计算机系统
是以微型计算机为核心，再配以相应的外围设备、电源、辅助电路和控制微型计算机工作的软件而构成的完整的计算机系统。
微型计算机总线系统
数据总线DB（双向）、控制总线CB（双向）、地址总线AB（单向）；8086CPU结构
包括总线接口部分BIU和执行部分EUBIU负责CPU与存储器,，输入/输出设备之间的数据传送，包括取指令、存储器读写、和I/O读写等操作。
EU部分负责指令的执行。
存储器的物理地址和逻辑地址物理地址＝段地址后加4个0（B）＋偏移地址＝段地址×10（十六进制）＋偏移地址逻辑段：
1）.可开始于任何地方只要满足最低位为0H即可2）.非物理划分3）.两段可以覆盖
1、8086为16位CPU，说明（A）
A.8086CPU内有16条数据线B.8086CPU内有16个寄存器C.8086CPU内有16条地址线D.8086CPU内有16条控制线解析：
8086有16根数据线，20根地址线；2、指令指针寄存器IP的作用是（A）
A.保存将要执行的下一条指令所在的位置B.保存CPU要访问的内存单元地址C.保存运算器运算结果内容D.保存正在执行的一条指令3、8086CPU中，由逻辑地址形成存储器物理地址的方法是（B）A.段基址+偏移地址B.段基址左移4位+偏移地址C.段基址*16H+偏移地址D.段基址*10+偏移地址
4、8086系统中，若某存储器单元的物理地址为2ABCDH，且该存储单元所在的段基址为2A12H，则该
存储单元的偏移地址应为（0AADH）。
第3章8086指令系统与寻址方式寻址方式
立即寻址MOVAX,1090H将1090H送入AX,AH中为10H,AL中为90H寄存器寻址MOVBX，AX将AX的内容送到BX中
直接寻址指令中给出操作数所在存储单元的有效地址，为区别立即数，有效地址用”[]”括
起。
例:
MOVBX,[3000H]将DS段的33000H和33001H单元的内容送BX
（设DS为3000H）
寄存器间接寻址把内存操作数的有效地址存储于寄存器中，指令给出存放地址的寄存器名。
为区别寄存器寻址，寄存器名用”[]”括起。
些寄存器可以为BX、BP、SI和DI。
例：
MOVAX,[SI]
物理地址=DS*10H+SI或DI或BX物理地址=SS*10H+BP
寄存器相对寻址操作数的有效地址分为两部分，一部分存于寄存器中，另一部分以偏移量的方式直接在指令中给出。
例：
MOVAL,8[BX]
物理地址=DS*10H+BX+偏移量
基址变址寻址操作数的有效地址分为两部分，一部分存于基址寄存器中（BX/BP），另一部分存于变址寄存器中（SI/DI）例：
MOVAL,[BX][DI]物理地址=DS*10H+BX+DI相对基址变址寻址操作数的有效地址分为两部分，一部分存于基址寄存器中（BX/BP），一部
分存于变址寄存器中（SI/DI）,一部分以偏移量
例：
MOVAL,8[BX][DI]物理地址=DS*10H+BX+DI+偏移量PUSH/POP
指令格式：
PUSH源操作数/POP目的操作数实现功能：
完成对寄存器的值的保存和恢复
在执行PUSH指令时，堆栈指示器SP自动减2；然后，将一个字以源操作数传送至栈顶。
POP指令是将SP指出的当前堆栈段的栈顶的一个操作数，传送到目的操作数中，然后，SP自动加2，指向新的栈顶。
PUSH指令的操作方向是从高地址向低地址，而POP指令的操作正好相反压栈指令PUSH执行过程：
（SP）←（SP）-2
（SP）-1←操作数高字节（SP）-2←操作数低字节出栈指令POP执行过程：
（SP）操作数低字节（SP）+1操作数高字节（SP）←（SP）+2
按后进先出的次序进行传送的,因此,保存内容和恢复内容时,要按照对称的次序执行一系列压入指令和弹出指令.例如:
PUSHDSPUSHES
POPES
POPDS
I/O指令INOUT
格式：
INAL/AX，端口OUT端口，AL/AX
直接寻址:
直接给出8位端口地址，可寻址256个端口（0-FFH）
间接寻址:
16位端口地址由DX指定，可寻址64K个端口（0-FFFFH）
INAX,50H;将50H、51H两端口的值读入AX，50H端口的内容读入AL，51H端口的内容读AH
INAX,DX从DX和DX+1所指的两个端口中读取一个字，低地址端口中的值读入AL中，高地址端口中的值读入AH中
OUT44H,AL将AL的内容输出到地址为44H的端口
1、下列语句中语法有错误的语句是（B）A.INAL,DXB.OUTAX,DXC.INAX,DXD.OUTDX,AL2、执行PUSHAX指令时将自动完成（B）A.SP←SP-1,SS:
[SP]←ALC.SP←SP+1,SS:
[SP]←ALSP←SP-1,SS:
[SP]←AHSP←SP+1,SS:
[SP]←AHB.SP←SP-1,SS:
[SP]←AHD.SP←SP+1,SS:
[SP]←AHSP←SP-1,SS:
[SP]←ALSP←SP+1,SS:
[SP]←AL3、MOVAX,[BP][SI]的源操作数的物理地址是（C）
A.10H*DS+BP+SIB.10H*ES+BP+SIC.10H*SS+BP+SID.10H*CS+BP+SI
4、操作数在I/O端口时，当端口地址（>255）时必须先把端口地址放在DX中，进行间接寻址。
第4章汇编语言程序设计
程序的编辑、汇编及连接过程
汇编语言的程序一般要经过编辑源程序、汇编（MASM或ASM）、连接（LINK）和调试（DEBUG）这些步骤
第5章8086的总线操作与时序8086/8088工作模式8086/8088典型时序1、两种工作模式两种组态利用MN/MX*引脚区别
MN/MX*接高电平为最小模式MN/MX*接低电平为最大模式
两种组态下的内部操作并没有区别
两种组态构成两种不同规模的应用系统最小组态模式
构成小规模的应用系统，8086本身提供所有的系统总线信号。
最大组态模式
构成较大规模的应用系统，例如可以接入数值协处理器8087
8086和总线控制器8288共同形成系统总线信号，在最大工作模式中，总是包含两个以上
总线主控设备。
2、典型时序
总线周期是指CPU通过总线操作与外部（存储器或I/O端口）进行一次数据交换的过程所需要时
间。
总线周期如：
存储器读周期、存储器写周期，I/O读周期、I/O写周期。
总线周期一般有4个时钟周期T1，T2,T3,T4组成。
指令周期是指一条指令经取指令、译码、读写操作数到执行完成的过程所需要时间。
8088的基本总线周期需要4个时钟周期4个时钟周期编号为T1、T2、T3和T4总线周期中的时钟周期也被称作“T状态”时钟周期的时间长度就是时钟频率的倒数当需要延长总线周期时需要插入等待状态Tw3、
（1）存储器写总线周期
T1状态输出20位存储器地址A19～A0IO/M*输出低电平，表示存储器操作；ALE输出正脉冲，表示复用总线输出地址
T2状态输出控制信号WR*和数据D7～D0T3和Tw状态检测数据传送是否能够完成T4状态完成数据传送
（2）I/O写总线周期T1状态输出16位I/O地址A15～A0IO/M*输出高电平，表示I/O操作；
ALE输出正脉冲，表示复用总线输出地址
T2状态输出控制信号WR*和数据D7～D0T3和Tw状态检测数据传送是否能够完成T4状态完成数据传送
（3）存储器读总线周期
T1状态输出20位存储器地址A19～A0IO/M*输出低电平，表示存储器操作；ALE输出正脉冲，表示复用总线输出地址T2状态输出控制信号RD*
T3和Tw状态检测数据传送是否能够完成T4状态前沿读取数据，完成数据传送
（4）I/O读总线周期
T1状态输出16位I/O地址A15～A0IO/M*输出高电平，表示I/O操作；
ALE输出正脉冲，表示复用总线输出地址T2状态输出控制信号RD*
T3和Tw状态检测数据传送是否能够完成T4状态前沿读取数据，完成数据传送
第6章存储器系统随机存储器RAM（randomAccessmemory）存储器中的信息能读能写，且对存储器中任一单元的读或写操作所需要的时间基本是一样的。
断电后，RAM中的信息即消失只读存储器ROM（readonlymemory）用户在使用时只能读出其中信息，不能修改或写入新的信息，断电后，其信息不会消失。
主存储器设计字扩展地址空间的扩展。
芯片每个单元中的字长满足，但单元数不满足扩展原则：
每个芯片的地址线、数据线、控制线并联，仅片选端分别引出，以实现每个芯片占据不同的地址范围位扩展当构成内存的存储器芯片的字长小于内存单元的字长时，就要进行位扩展，使每个单元的字长满足要求位扩展方法：
将每片的地址线、控制线并联，数据线分别引出连接至数据总线的不同位上字位扩展:
若已有存储芯片的容量为L×K，要构成容量为M×N的存储器，需要的芯片数为：
（M/L）×（N/K）片选信号的产生：
全译码、部分译码、线性译码。
全译码:
片选信号由地址线所有不在存储器的地址译码产生。
（地址唯一）部分译码：
片选信号不是由地址中所有不在存储器上的地址译码产生。
（地址不唯一，一个单元可能有多个地址）线性译码：
以不在存储器上的高位地址线直接作为存储器芯片的片选信号。
（地址不唯一）存储容量是指一块存储芯片上所能存储的二进制位数。
假设存储芯片的存储单元数是M，一个存储单元所存储的信息的位数是N，则其存储容量为M×N。
1、如图是某一8088系统的存储器连接图，试确定其中各芯片的地址空间
D7D0WRRDVccA17IO/MA19A18A16A15A14A13A0A12A0CE2CE11#6264WEOED7D0A12A0CE2CE12#6264WEOED7D0A13A0CE27128OED7D0G1Y0G2A≥1G2BCY4BA74LS1381≥1≥1A13Vcc
解：
（1）27128是ROM，没有WR，Y0＝0选中该片；
该片14条地址线，其基本地址00000000000000~11111111111111；高6位：
A19A18＝00；A17＝1；A16A15A14＝000
所以27128地址范围：
0010000000000000000000100011111111111111即201*0H23FFFH解：
（2）6264是SRAM，13条地址线，用2片，基本地址0000000000000~1111111111111；1＃6264的高7位：
A13＝0且Y4＝0有效选中此片，则A16A15A14＝100；A19A18＝0；A17＝1；1＃6264地址范围：
0011000000000000000000110001111111111111即30000H31FFFH2＃6264的高7位：
A13＝1且Y4＝0有效选中此片则A16A15A14＝100；A19A18＝00；A17＝1；2＃6264地址范围：
0011001000000000000000110011111111111111即3201*H33FFFH
1、256KB的SRAM有8条数据线，有（B）条地址线A.8B.18C.10D.24解析：
256KB=2的18次方B,所以需要18条地址线2、在内存储器组织中用全译码方式，存储单元地址有重复地址值。
F（P211）第7章基本输入输出接口I/O接口电路的典型结构CPU数据总线DBI/O接口电数据信息数据寄存器地址总线AB控制总线CB状态信息外设状态寄存器控制信息控制寄存器
CPU与外设之间的数据传输方式
无条件传送方式、查询传送方式、中断方式、DMA方式。
传送方式的比较：
无条件传送：
慢速外设需与CPU保持同步查询传送：
简单实用，效率较低
中断传送：
外设主动，可与CPU并行工作，但每次传送需要大量额外时间开销
DMA传送：
DMAC控制，外设直接和存储器进行数据传送，适合大量、快速数据传送
DMA控制器8237A
8237工作方式：
单字节传送方式DMA传送类型DMA读DMA写
DMA控制器8237A
数据块传送方式请求传送方式
DMA检验
级连方式
每个8237A芯片有4个DMA通道，就是有4个DMA控制器；每个DMA通道具有不同的优先权；每个DMA通道可以分别允许和禁止；每个DMA通道有4种工作方式；一次传送的最大长度可达64KB；多个8237A芯片可以级连，扩展通道数
简述CPU与外设之间的数据传输方式有哪几种？
第8章中断控制接口中断的基本概念：
所谓“中断”是指CPU终止正在执行的程序，专区执行请求CPU为之服务的内、外部事件的服务程序，待服务程序执行完后，又返回被中止的程序继续运行的过程。
常见的中断源有：
（1）外部设备的请求
（2）由硬件故障引起的（3）实时时钟（4）由软件引起的中断处理过程：
1.中断请求2中断判优3中断响应（通常包括：
保留断点地址、关闭中断允许、转入中断服务程序）4.中断处理（1.保护现场2.执行中断服务3.恢复现场）5.中断返回8088CPU的中断系统INTn指令NMI非屏蔽中断请求CPU中断逻辑INTRIR0IRIRIR可1屏蔽2中断3请求8259A中断控制器INT3指令INTO指令除法错误单步中断IR4软件中断IR硬件中断图8086中断源
查询中断的顺序（由高到低）
软件中断除法错误中断、指令中断INTn、溢出中断INTo非屏蔽中断NMI可屏蔽中断INTR单步中断
8088的中断向量表
中断向量表：
中断服务程序的入口地址（首地址）的表格中断服务程序的入口地址=中断类型号*4
逻辑地址含有段地址CS和偏移地址IP（32位）
每个中断向量的低字是偏移地址、高字是段地址，需占用4个字节8088微处理器从物理地址000H开始，依次安排各个中断向量，向量号也从0开始256个中断占用1KB区域，就形成中断向量表
8259A的中断工作过程和工作方式工作方式
1.中断嵌套方式（全嵌套方式、特殊嵌套方式）
2.循环优先方式（优先级自动循环方式、优先权特殊循环方式）3.中断屏蔽方式（普通中断屏蔽方式、特殊中断屏蔽方式）
4．结束中断处理方式（自动中断结束方式、非自动中断结束方式）5．程序查询方式
6．中断请求触发方式（边沿触发方式、电平触发方式）8259A的中断工作过程（？
）
8259A的编程包括初始化命令ICW1~ICW4和操作命令字OCW1~OCW3初始化命令字规则：
必须按照ICW1～ICW4顺序写入，ICW1和ICW2是必须送的ICW3和ICW4由工作方式决定
8259A的级联:
n片级联可以控制7n-1个中断1、8086CPU响应中断请求的时刻是在（B）
A.执行完正在执行的程序以后B.执行完正在执行的指令后C.执行完正在执行的机器周期以后D.执行完本时钟周期以后2、8086的中断向量表（B）
A.用于存放中断类型码B.用于存放中断服务程序入口地址C.是中断服务程序的入口D.是断点
3、若可屏蔽中断类型号为32H，则它的中断向量应存放在（C）开始的4个字节单元中A.00032HB.00128HC.000C8HD.00320H4、8259A中断屏蔽寄存器为（B）A.IRRB.IMRC.ISRD.PR5、INTn指令中断是（C）
A．由外部设备请求产生B.由系统断电引起的C．通过软件调用的内部中断D.可用IF标志位屏蔽的6、某8086微机系统的RAM存储单元中，从0000H：
0060H开始依次存放23H、45H、67H和89H四个字节，相应的中断类型码为（B）A.15HB.18HC.60HD.C0H
解析：
开始的物理地址为0000H+0060H=60H,60H=中断类型号*4
7、8086CPU可屏蔽中断INTR的中断请求信号为高电平有效。
T
8、中断向量在中断向量表中存放格式为：
较低地址单元中存CS，较高地址单元中存放IP。
F
9、若中断向量表从0200H开始的连续4个单元中存放某中断服务程序入口地址，那么相应的中断类型号为（80H）
10、8259A的4个初始化命令字ICW1~ICW4的写入方法为顺序写入，其中（ICW1\\2）为必须写，
（ICW3\\4）为选写初始化命令字
11、80x86的中断系统有哪几种类型中断？
其优先次序如何？
12、简述80X86CPU可屏蔽中INTR的中断过程？
第9章定时计数控制接口
8253的6种工作方式方式0计数结束产生中断方式1可重触发单稳态方式方式2频率发生器方式3方波发生器
方式4软件触发的选通信号发生器方式5硬件触发的选通信号发生器8253的编程写入控制字
写入计数初值（计算公式t=1/f*TC;t定时时间、TC计数初值、f输入时钟频率）读取计数值
看例题9.1（p265）9.3（p270）分析+编程必考（P260控制字格式）
图。
8253A控制字格式
8255A的工作方式和编程方式0：
基本输入输出方式
适用于无条件传送和查询方式的接口电路
方式1：
选通输入输出方式
适用于查询和中断方式的接口电路
方式2：
双向选通传送方式
适用于双向传送数据的外设
适用于查询和中断方式的接口电路
图8255A方式选择控制字
图9.138255A端口C置位复位控制字
8255A的应用
1、8253/8254的十进制计数方式比二进制计数方式的最大计数范围小。
T
解析：
选择二进制时计数值范围：
0000H～FFFFH0000H是最大值，代表65536选择十进制（BCD码）计数值范围：
0000～99990000代表最大值10000
2、在对8253初始化时，需要向控制寄存器写入方式控制字，向（计数通道）写入计数e初值。
3、若8253的某一计数器用于输出方波，该计数器应工作在（方式3）。
若该计数器的输入频率为1MHz，输出方波频率为5kHz，则计数初值为（200）。
moval,82hout83h,al；8255的初始化，设置端口A为方式0输入、端口B为方式0输出next:
inal,81h；读取端口B的数据notal；低两位取反，闭合0变为1andal,03h;屏蔽掉高6位，变为0
andal,03h
cmpal,01h；jzone；若等值跳转到0显示
升级会员 