硬件单板详细设计文档模板.docx
《硬件单板详细设计文档模板.docx》由会员分享,可在线阅读,更多相关《硬件单板详细设计文档模板.docx(25页珍藏版)》请在冰豆网上搜索。
硬件单板详细设计文档模板
单板硬件详细设计报告
表目录
图目录
如果没有表目录,则定稿后删除表目录及相关内容;如果没有图目录,则定稿后删除图目录及相关内容。
定稿后,请注意刷新目录。
单板硬件详细设计报告
关键词:
<能够体现文档描述内容主要方面的词汇>
摘要:
缩略语清单:
<对本文所用缩略语进行说明,要求提供每个缩略语的英文全名和中文解释>
缩略语
英文全名
中文解释
1
概述
1.1背景
1)该文档对应的单板硬件正式名称和版本号;
2)简要说明单板在系统中的位置、作用、采用的标准。
1.2单板功能描述
<在本节中简述单板功能,内容参照单板总体方案中的相关章节>
1.3单板运行环境说明
<在本节中简述单板运行环境,内容参照单板总体方案中的相关章节>
1.4重要性能指标
<在本节中简述单板性能指标,内容参照单板总体方案中的相关章节>
表1性能指标描述表
性能指标名称
性能指标要求
说明
1.5单板功耗
<可以在原理图基本完成后,再根据器件参数、数量来计算单板的功耗。
如果计算的功耗大于系统分配给本板的电源功率,则需要及系统工程师协调商议解决方案。
>
1.6必要的预备知识(可选)
<为可选项,仅用于介绍较生僻的特殊技术。
>
2关键器件
<这部分由硬件开发人员负责,采购工程师协助完成。
对单板中的关键器件详细说明其软硬件特性并分析优缺点,如果曾经有多个可选对象,应说明目前选择该器件的原因和不选其他可能性的原因。
如果单板总体方案中说明已经充分,本节可以不写,或稍作补充。
>
3单板各单元详细说明
3.1单板功能单元划分和业务描述
<从系统的角度阐述单板的逻辑实现,提供单板的逻辑框图,划分功能单元,对其中的各单元的功能进行简要说明。
本节可以摘要性地引用或简述单板总体方案中的内容;
在这里先划分单元,阐述单元之间的关系,再按单元分章节,在单元章节中分别描述各单元的功能、接口、数据结构和可编程器件。
需要说明硬件及逻辑、软件的配合分工关系,如何支撑业务功能;
本节主要描述各单元内部的详细结构和相互之间的接口。
如果没有《单板总体设计方案》,则本部分应详细描述单元划分情况。
>
3.2单元详细描述
<电路单元如果是公司规范且有详细文档,可以直接引用(说明单元电路的参考资料名称),并说明调整细节(及参考电路不同的部分)。
>
3.2.1单元1
1.单元1功能描述
<详细描述本单元的功能,给出本单元的功能框图。
(图号已在单元样式中,必须放在附图的下面,紧跟着附图,内容描述写:
如图1所示,……)>
图1XXX
2.单元1及其他单元的接口
<详细说明本单元对其他单元接口每个/组信号的详细定义,包括时序说明。
>
3.单元1的实现方式
<详细说明本单元的实现方法,包括使用的芯片、主要电路分析和解释。
如果本单元使用了可编程器件,此处应提供可编程器件的外部管脚图(含说明)、内部逻辑框图(含说明)。
对于CPU单元,需要说明存储器的地址分配。
对于有性能指标要求的,应说明性能指标实现方法和依据,包括仿真,试验板的测试数据等。
需要说明硬件及逻辑、软件的配合分工关系,如何支撑业务功能;>
4.单元1可测试性设计
<从以下几方面说明单元是否符合可测性设计要求:
单元提供哪些自诊断、自测试功能,实际的硬件实现方式、需要哪些软件的支持。
请说明单元JTAG链连接方式,接口定义。
单元内其他针对可测性需求的硬件设计。
>
3.2.2单元2
1.单元2功能描述
<详细描述本单元的功能,给出本单元的功能框图。
(图号已在单元样式中,必须放在附图的下面,紧跟着附图,内容描述写:
如图1所示,……)>
图2XXX
2.单元2及其他单元的接口
<详细说明本单元对其他单元接口每个/组信号的详细定义,包括时序说明。
>
3.单元2的实现方式
<详细说明本单元的实现方法,包括使用的芯片、主要电路分析和解释。
如果本单元使用了可编程器件,此处应提供可编程器件的外部管脚图(含说明)、内部逻辑框图(含说明)。
对于CPU单元,需要说明存储器的地址分配。
对于有性能指标要求的,应说明性能指标实现方法和依据,包括仿真,试验板的测试数据等。
需要说明硬件及逻辑、软件的配合分工关系,如何支撑业务功能;>
4.单元2可测试性设计
<从以下几方面说明单元是否符合可测性设计要求:
单元提供哪些自诊断、自测试功能,实际的硬件实现方式、需要哪些软件的支持。
请说明单元JTAG链连接方式,接口定义。
单元内其他针对可测性需求的硬件设计。
>
3.3单元间配合描述
3.3.1总线设计
<详细说明采用什么总线,什么工作方式,下挂什么单元。
需要给出图示和文字解释。
>
图3总线分配示意图
3.3.2时钟分配
<详细说明有什么时钟源,提供给什么单元,时钟之间关系如何。
对于输出时钟要增加时钟指标设计、对于输入时钟要写清楚始终要求及裕量设计。
需要给出图示和文字解释。
>
图4时钟分配示意图
3.3.3单板上电、复位设计
<详细说明单元间复位顺序、Watchdog设计、复位单元加载顺序。
如果提供局部及全局分级复位请说明其层次关系。
需要给出图示和文字解释。
给出单板复位、断电重启的流程图。
并粗略估计各流程所需的时间。
需要结合故障管理方案,考虑在故障情况下的复位重启要求>
<复位重启时间指系统从运行状态,经历系统复位,重新恢复进入正常运行态的时间。
复位类型通常包括:
软件复位、硬件复位。
主要考虑单板的软、硬件复位。
复位一般包括基本的底层启动、自检、配置等。
通常复位时间应在5min内。
断电重启时间指系统从运行状态,经历断电/通电,重新恢复进入正常运行态的时间。
应考虑系统断电和单板断电重启,重启一般包括:
基本的底层启动、自检、配置;系统通常重启时间在0.5小时之内。
单板通常重启时间在10min之内。
>
图5复位逻辑示意图
3.3.4各单元间的时序关系
<说明各单元的信号经过哪些逻辑的处理,符合什么样的时序关系,再输出到另一个单元。
需要说明主要时序关系,尤其是需要说明重要信号、高速信号的时序容限是否能保证充分的可靠性;一般情况下,经过可编程逻辑器件处理的信号、经过不同路径处理但又有时序配套关系的信号、经过背板连接的信号,都需要作时序容限分析。
逻辑器件外部接口信号的时序及简单逻辑内部的时序,也应该在本文中说明(建议给出时序图)。
如果内容比较多,这部分也可以以单独的专项文档形式输出。
对不同类型芯片、不同类型信号的时序容限要求和保障措施:
注意考虑高速信号CAD/SI及逻辑时序设计的配套关系。
一般建议至少保证器件手册的要求,并注意考虑在极限环境条件下(高温或严寒),器件的参数变化造成时序变化、器件参数的离散性,以及布线时延及逻辑内部时延叠加后,也能满足器件手册规定的时序容限。
并注意器件替代型号和不同批次间的差异容限。
>
图6XX时序关系图
3.3.5单板整体可测试性设计
<对于需要由各单元配合实现的可测试性设计,从以下几方面说明单板是否符合可测性设计要求:
单板提供哪些自诊断、自测试功能,实际的硬件实现方式、需要哪些软件的支持。
请说明单板JTAG链连接方式,接口定义。
单板上其他针对可测性需求的硬件设计。
>
3.3.6软件加载方式说明
3.3.7基本逻辑和大规模逻辑加载方式说明
4硬件对外接口
4.1板际接口
<以表格形式列出单板及母板插座信号的位置和定义,并详细说明单板对其他单板接口,包括每一个/组信号及哪块单板相连,输入/输出关系。
以波形图的形式说明每组接口的时序,如果接口是标准接口(或其子集),如PCI,只需给出必要的说明。
接口信号仅仅给出定义是不够的,表格形式可以使读者很快找到信号的准确位置。
>
表2本单板及其他单板的接口信号表
本板连接器编号
本板信号名称
I/O
信号功能
相连的其他板名称及连接器编号、信号名
其他说明
<注:
以上表格形式仅供参考>
图7XX接口时序图
4.2系统接口
<单板及本系统外设备的接口。
对于需要通过电缆或光纤连接的接口部分请注明,并同时给出对连接电缆性能指标的要求;>
4.3软件接口
<在《单板总体设计方案》的基础上,对单板软硬件接口部分进行进一步的补充设计描述。
单板软硬件接口描述主要从以下几个方面入手:
1.单板片选信号分配及说明;
2.中断信号分配及说明;
3.通信端口分配及说明;
4.寄存器分配及说明;
5.关键器件操作说明;
其中1、2、3三部分在单板总体设计阶段基本完成,可注明参见。
单板硬件详细设计阶段主要是对4、5两部分进行详细描述,关键是要说明具体的操作参数。
>
4.4大规模逻辑接口
<说明单板硬件各单元及大规模逻辑的接口定义、处理信息类型、配套控制方式、接口时序等。
>
4.5调测接口
<详细说明单板上所有调试用接口,包括调试专用指示灯、跳线、拨码开关、电源保险丝、ISP接口、软件测试接口、硬件测试点等。
>
4.6用户接口
<详细说明单板的面板上所有及用户有关的接口,包括面板指示灯、光口、以太网口、同轴电缆接口、串口、跳线、拨码开关等。
>
5单板可靠性综合设计说明
5.1单板可靠性指标
<本节由硬件开发人员负责,可靠性工程师提供指导和审核。
参照单板总体方案中的内容。
本节需要修正单板总体方案中的估算数据。
当单板的失效率预计值大于目标值(由产品规格书指定)时,需要参考器件应用工程师的意见给出提高前四类失效率较大的元器件可靠性的措施。
下表中的预计值,应该及单板总体方案中的有关内容保持一致。
>
表3单板可靠性指标评估表
单板失效率预计值:
FIT
单板失效率修正值:
FIT
单板失效率目标值:
FIT
器件类别
器件失效率
器件失效率所占比重(%)
提高可靠性的措施
备注
说明:
“器件失效率所占比重”即某一类(或型号)器件失效率对单板总体失效率的影响比重。
分析:
5.2单板故障管理设计
<如果已编写《器件级FMEA分析报告》,本节的5.2.1~5.2.3相关内容可以说明参见《XXXX单板器件级FMEA分析报告》,或把该报告作为一个包附件插入本节,不必重复罗列>。
5.2.1主要故障模式和改进措施
<结合单板器件级FMEA(故障模式影响分析)可靠性分析结果,列出单板分析前存在的影响较大的故障模式,并对软件、硬件分别提出检测和补偿方案、对测试提出故障验证需求。
>
1.器件级FMEA分析重点问题汇总表
表4器件级FMEA分析重点问题汇总表
器件名称
故障模式
对本板的影响
对系统的最终影响
严酷度类别(改进前)
建议增加故障检测方法
建议增加检测灵敏度
建议增加补偿措施
严酷度类别(改进后)
2.软件故障管理需求
<根据FMEA分析结果,对软件故障检测、隔离、恢复提出调整方案,并确定软件部分的支撑方案>
3.硬件故障管理需求
<根据FMEA分析结果,对硬件故障检测、隔离、恢复提出解决方案。
并确定硬件部分的支撑方案>
4.测试验证方案
<根据FMEA分析结果,对测试验证提出方案,并确定可测试性的方案(测试接口等)。
>
5.2.2故障定位率计算
5.2.3冗余单元倒换成功率计算
5.2.4冗余单板倒换流程
<给出冗余单板从故障发生、检测、切换,直至故障恢复的流程图。
并粗略估计各流程所需的时间。
通常冗余单元倒换时间定义为:
倒换时间=检测/定位时间+资源处理时间+倒换时间+同步确认时间。
主要考察冗余单元倒换不中断正常业务的能力。
通常处于网络级别越高的设备,倒换时间要求越严格。
对SDH传输等网络级别较高的设备,主备倒换时间应小于50ms,对网络级别稍低的设备,倒换时间可以适当降低要求,但不应超过2s。
通常,检测/定位时间在ms级,不同产品、不同检测方法间差异较大;资源处理时间指数据备份时间,在ms~s级;倒换时间指倒换电路动作时间,通常us级;同步确认时间通常ms级。
>
6单板可维护性设计说明
<本节由硬件开发人员负责,技术支持工程师(TSS)提供指导和审核。
从以下几方面说明单板是否符合可维护性设计要求:
(部分内容可参见可测试性设计的章节)
单板提供PCB和逻辑版本号上报功能的方式。
单板支持逻辑、单板软件和数据的加载和配置的方式,包括在线加载和远程加载。
单板能通过单板软件完成哪些设置、控制和操作,如工作方式设置、复位、倒换、闭塞、解闭塞、端口自环和单板自环等,硬件部分是如何支撑这些功能的。
>
7单板信号完整性设计说明
<本节由硬件开发人员协助CAD/SI工程师完成。
可直接引用或注明参见CAD/SI工程师输出的《单板SI工程设计方案》和《规则驱动设计要求表单》。
如果是注明参见,以下的内容可省略。
注意及逻辑时序设计的配套,保证在极限使用温度条件下,器件的参数变化造成时序变化、器件参数的离散性,以及布线时延及逻辑内部时延叠加后,也能满足器件手册规定的时序容限。
本节内容仅适用于数字电路部分,对模拟电路、电源板及辅助性单板的设计不需要考虑。
>
7.1关键器件及相关信息
<关键器件清单,器件模型状况,器件对外接口电平种类,物理实现具体方式描述等。
>
表5关键器件及相关信息
器件名称
器件功能
器件封装
是否有IBIS/SPICE模型
对外接口类型、电平种类及速率、负载特性
物理连接实现方式(高密高速)
(如75W点对多点)
(如ECL)
7.2关键信号时序要求
<关键信号的时序参数要求及简要分析>
表6关键信号时序要求
器件名称
接口类型及信号名称
时钟周期
(ns)
最大输出有效时间(ns)
最小输出保持时间
(ns)
最小输入建立时间
(ns)
最小输入保持时间(ns)
7.3信号串扰、毛刺、过冲的限制范围和保障措施:
<串扰主要受布线影响,毛刺受到布线、匹配、逻辑设计的多重影响;过冲主要受到匹配的影响。
本节说明对这几种问题的控制措施:
>
7.4其他重要信号及相关处理方案
<其他重要网络(如高速信号、时钟等)特性,多单负载、单双向、工作频率,相关电气特性、时序、噪声容限要求,以及从布线角度考虑满足这些要求的具体措施等等。
>
7.5物理实现关键技术分析
<本节可选。
综合考虑单板硬件方案,分析物理实现的要点、难点,对所需要的关键技术进行分析,说明实际实现方式。
>
8单板电源设计说明
<本节由硬件开发人员负责,电源工程师提供指导和审核。
>
8.1单板供电原理框图
<根据单板总体供电方案,画出单板的供电结构框图,包括防护、缓启动、电源部分的EMC、电源上下电顺序控制、电源监控及备份等功能单元。
对供电结构的进行相应的设计说明。
>
图8单板供电架构框图
8.2单板电源各功能模块详细设计
<给出供电结构中的各个功能单元的详细设计说明:
电源模块选用说明:
给出主要电源模块和电源芯片的型号、主用/备用器件的各种参数(包括输入特性、输出特性、对降额的考虑和可靠性指标等)以及厂家和替代信息、应用要求等;确定电源散热设计要求(结合热设计工作)、板内电源电路对外接电源冲击的隔离、滤波能力、异常状态的保护(限压和限流)等,对于低压大电流应考虑线路压降的补偿设计。
防护设计:
单板电源输入端口应有相应的抑制浪涌电压和电流的设计;
缓启动设计:
为支持热插拔,电源输入端口应有相应的缓启动电路,可参考公司的规范电路;
EMC设计:
单板上的电源模块应有相应的EMI滤波电路设计,包括电源模块和电源芯片的输入滤波和给分电源的输出滤波设计。
对于芯片一侧的滤波电路也应给出简单描述;
监控设计:
若单板有对工作电压有监控要求,需有相应的电压监控方案;
上下电顺序控制说明:
若单板对上下电有要求,应有相应的控制电路,一些超大规模器件如CPU、DSP,CORE及IO采用不同的电源供电,通常有I/O电压和Core电压的上下电时序和压差要求,在单板电源设计时需要考虑这一点并在电路原理上要保证满足芯片上下电要求。
可靠性设计:
要进行失效模式影响度分析,电源功率使用要保证足够的电气性能降额;根据单板可靠性要求,电源考虑是否备份设计并提供备份详细设计方案;系统应考虑用户异常使用或误操作引起的故障,并有实际的防护措施:
例如防直流极性反接保护等;
其他设计说明:
对于一些特殊应用进行详细设计说明,如低压大电流单板供电时,要考虑线路压降的补偿设计等。
>
9器件应用可靠性设计说明
<器件可靠应用分析要求在单板详细设计过程中的原理图初稿完成阶段开始启动,在单板原理图完成之前输出。
本节由硬件开发人员和器件可靠应用工程师共同完成。
可直接引用或注明参见的《器件可靠应用分析报告》。
如果是注明参见,以下的内容可省略。
按照单板总体设计方案中的器件工程需求分析的要求,进行单板器件工程需求符合度分析、单板硬件返修率预计及改进对策制定、上下电过程分析、器件替代容差分析和器件离散性最坏情况分析,并提出设计更改建议。
>
9.1单板器件可靠应用分析结论
<必选项。
采用下列表格,按器件(编码)、电路对单板可靠应用分析结论进行规范化表述,对一个器件或电路所有相关问题集中描述,便于对分析结论进行跟踪。
>
9.1.1编码、描述/电路名称:
表7器件可靠性应用隐患分析表
器件位号
问题分类
问题及影响描述
严重程度
解决措施
是否采纳/原因
填写指导:
1、对存在的问题提出可操作的解决措施,多个解决措施要按重要程度排序
2、问题分类选项为:
电过应力及浪涌、静电ESD、EMC因素、温度应力、机械应力、潮敏、焊接工艺及焊料、其他环境应力、替代或批次参数容差、器件正常寿命到期、器件厂家设计制造缺陷、
3、严重程度包括致命、严重、一般、提示。
(一般不考虑致命选项)
4、设计不采纳时需注明简要原因。
9.2器件工程可靠性需求符合度分析
<必选项。
根据单板原理图初稿,对单板硬件总体方案中器件工程可靠性需求部分的内容进行检查分析,将不符合项做为问题点提出。
>
9.2.1器件质量可靠性要求
<根据单板总体设计方案中器件工程可靠性需求部分对应章节的要求,重点检查器件的选用是否符合要求,提出不符合项,做为问题点由硬件开发人员进行决策,对于选用的可靠性不高的器件,要给出建议解决措施。
>
9.2.2机械应力
<根据单板总体设计方案中器件工程可靠性需求部分对应章节的要求,对产品的设计、生产工具及操作、市场使用提出的约束条件进行检查,并对器件这方面的性能进行重点关注。
>
9.2.3可加工性
<根据单板总体设计方案中器件工程可靠性需求部分对应章节的要求,重点检查器件的可加工性要求是否满足,如ESD要求、潮敏要求、可焊性要求等,提出不符合项,并给出建议改进措施,做为问题点由硬件工程师决策。
>
9.2.4电应力
<重点对单板外部电接口器件防护设计进行分析,如器件抗闩锁、浪涌能力的选择,防护能级分析,接地分析等,提出问题点。
>
9.2.5环境应力
<根据单板总体设计方案中器件工程可靠性需求部分对应章节的要求,重点检查选用的器件是否满足环境应力要求以及不满足时产品设计采取的防护措施是否可行,提出问题点。
>
9.2.6温度应力
<对单板硬件总体方案中器件工程可靠性需求部分的内容进行检查分析,检查器件的温度降额,以及温度问题较多的器件是否在设计上有保障,并提出产品在加工过程中的热应力限制。
所有器件工作温度范围符合单板规格要求,长期功耗大的功率器件、IC提出散热或布局要求>
9.2.7寿命及可维护性
其中,晶振的频率会随着使用时间发生缓慢的频率偏移,衡量这个指标的参数就是老化率。
设计系统时主要考虑系统时钟容限>初始频率准确度+温度频率稳定度+电压变化频率稳定度+负载变化频率稳定度+十年老化率。
设计要点:
A-根据要求的老化率选用合适的频率源类型。
B-对于低频率晶振,有更低的老化率。
C-在设计系统时,必须考虑频率源老化对时钟精度的影响。
VCTCXO、VCOCXO选取的压控频率范围必须大于其寿命周期内的最大频率偏差范围,频率偏差包括:
温度频率稳定度、电压变化频率稳定度、负载变化频率稳定度、十年老化、初始频率准确度。
设计时考虑所有频率偏差的总和。
b、从单板维修器件故障定位角度出发,提出单板上电自检、故障上报需求;为方便复杂套片、新器件、存储器故障点的定位,需要设计相应的JTAG或功能自测程序,以便故障定位,尽量保证用最小的代价能够判断出是什么器件或功能有问题,是否存在工艺焊接方面的问题等;
c、还可以对于ESD敏感等有损伤积累效应的器件,提出生产过程单板测试要求,尽可能在生产过程采取针对性加严测试对策,防止此类问题流向市场,造成市场事故,影响单板返修率。
>
9.3固有失效率较高器件改进对策
<必选项。
按照器件固有失效率先后顺序,列出对单板可靠性影响排在前列的器件,并给出改进对策,失效率预计结果仅供参考,关键是给出改进对策,促进可靠性增长。
>
序号
器件名称/型号
器件编码
器件预计失效率(F)
器件使用数(Q)
预计失效率(F*Q)
可靠性增长改进对策
改进后的预计器件失效率(F1)
改进后的器件使用数(Q1)
改进后的预计失效率(F1*Q1)
1
电容
2
接插件
3
晶振
特殊说明:
9.4上、下电过程分析
<必选项。
根据原理图初稿,对单板上电、下电或热插拨的瞬态过程进行分析,提出问题点,确保:
所有器件不发生闩锁,不导致信号关联板器件闩锁;
不受上、下电过程产生的器件外部、内部浪涌损伤;
上电的地、电源、信号顺序组合符合器件可靠工作要求;
复位电路可靠,保证所有器件对复位时间要求;
不影响共用相同电源的其它系统功能;>
9.4.1上下电浪涌
<对有热插拨要求的单板,其上所有及板外的接口电路,包括电源电路,都要进行潜在上下电通路分析,对上下电可能产生的电浪涌进行分析,避免器件在单板上下电时承受异常电浪涌导致器件失效。
>
9.4.2器件的上下电要求
<分析单板电源及上下电顺序是否满足器件的上下电时间要求及上下电顺序要求。
>
9.5器件可靠应用薄弱点分析
<必选项。
目的:
根据各类器件可靠应用检视/分析要素表、CHECKLIST、规范进行详细分析,找出问题点。
>
9.6器件离散及最坏情况分析
<可选项。
重点分析同一编码下的不同厂家器件参数的范围、极限值差异,在设计电路中,是否存在容差设计不够,导致两厂家器件不能互换使用的情况,并给出设计改进措施,包括影响单板加工、使用维护方面的差异点,如失效率、失效模式、寿命、潮敏等级