微机原理复习重点.docx

微机原理复习重点.docx

《微机原理复习重点.docx》由会员分享，可在线阅读，更多相关《微机原理复习重点.docx（34页珍藏版）》请在冰豆网上搜索。

微机原理复习重点

1.什么是嵌入式系统？

∙第一种，根据IEEE（国际电气和电子工程师协会）的定义：

嵌入式系统是“用于控制、监视或者辅助操作机器和设备的装置”（原文为devicesusedtocontrol,monitor,orassisttheoperationofequipment,machineryorplants）。

∙第二种，嵌入式系统是以应用为中心、以计算机技术为基础、软件硬件可裁剪、功能、可靠性、成本、体积、功耗严格要求的专用计算机系统。

∙嵌入到对象体系中的专用计算机系统

两种定义之一即可。

2.与通用型计算机相比，嵌入式系统有哪些特点？

⏹通常是面向特定应用的；

⏹空间和各种资源相对不足，必须高效率地设计，量体裁衣、去除冗余；

⏹产品升级换代和具体产品同步，具有较长的生命周期；

⏹软件一般都固化在存储器芯片或单片机本身；

⏹不具备自主开发能力，必须有一套开发工具和环境才能进行开发

3.举例介绍嵌入式微处理器有哪几类？

嵌入式微处理器的基础是通用计算机中的CPU

（1）嵌入式微处理器（EmbeddedMicroprocessorUnit,EMPU）

嵌入式处理器目前主要有Aml86/88、386EX、SC-400、PowerPC、68000、MIPS、ARM系列等。

（2）嵌入式微控制器（MicrocontrollerUnit,MCU）（又称单片机，即将整个计算机系统集成到一块芯片上）

嵌入式微控制器目前的品种和数量最多，比较有代表性的通用系列包括8051、P51XA、MCS-251、MCS-96/196/296、C166/167、MC68HC05/11/12/16、68300等。

（3）嵌入式DSP处理器（EmbeddedDigitalSignalProcessor,EDSP）

嵌入式DSP处理器比较有代表性的产品是TexasInstruments的TMS320系列和Motorola摩托罗拉的DSP56000系列。

（4）嵌入式片上系统（SystemOnChip）

4.从硬件系统来看，嵌入式系统由哪几部分组成？

画出简图。

∙嵌入式核心芯片，EMPU——嵌入式微处理器、EMCU——嵌入式微控制器、EDSP——嵌入式数字信号处理器、ESoC——嵌入式片上系统。

∙用以保存固件的ROM（非挥发性只读存储器）。

∙用以保存程序数据的RAM（挥发性的随机访问存储器）。

∙连接微控制器和开关、按钮、传感器、模/数转化器、控制器、LED（发光二极管）、显示器的I/O端口。

5.嵌入式微处理器和嵌入式微控制器分别由哪些部件组成，两者有何区别。

答：

嵌入式微处理器的基础是通用计算机中的CPU。

嵌入式微处理器=运算器+控制器+寄存器组+内总线，在应用中必须装配在专门设计的电路板上，在电路板上必须包括ROM、RAM、总线接口、各种外设等器件。

嵌入式微控制器=cpu内核+存储器+I/o接口+辅助电路（时钟、A/D、D/A等）

嵌入式微处理器与嵌入式微控制器的区别：

嵌入式微处理器只含有内核，嵌入式微控制器除含有内核外，内部还包含ROM、RAM存储器以及各种外设接口、辅助电路等。

和嵌入式微处理器相比，嵌入式微控制器的最大特点是单片化，体积大大减小，从而使功耗和成本下降，可靠性提高。

6．嵌入式操作系统通常含有几层，主要实现何功能。

嵌入式操作系统通常包括:

（1）驱动层：

硬件相关的底层驱动软件和设备驱动接口；如：

LCD、触摸屏的驱动及接口。

（2）操作系统层：

系统内核（基本模块），扩展模块（可裁剪）。

基本模块包含内存管理、文件管理和进程调度；扩展模块包含网络模块、图形驱动、数据库驱动等。

（3）应用层：

应用程序接口。

7.嵌入式系统开发过程？

答：

嵌入式系统的开发主要分为系统总体开发、嵌入式硬件开发和嵌入式软件开发3大部分。

流程如图所示。

8.嵌入式系统调试常用的基本方法？

答：

常用的三种方法：

模拟调试（Simulator）、全仿真调试（Emulator）、BDM/JTAG调试（BDM/JTAGDebugger）。

模拟调试：

调试器和待调试的嵌入式软件都在主机上运行，由主机提供一个模拟的目标运行环境，可以进行语法和逻辑上的调试。

优点：

简单方便，不需要目标板，成本低

缺点：

功能非常有限，无法实时调试

全仿真调试（Emulator）：

这种方式用仿真器完全取代目标板上的MCU，仿真器是仿照目标机上的CPU而专门设计的硬件。

仿真器与目标板通过仿真头连接，与主机有串口、并口、网口或USB口等连接方式。

优点：

功能非常强大，软硬件均可做到完全实时在线调试

缺点：

价格昂贵。

BDM/JTAG调试：

这种方式有一个硬件调试体。

该硬件调试体与目标板通过BDM、JTAG等调试接口相连，与主机通过串口、并口、网口或USB口相连。

待调试软件通过BDM/JTAG调试器下载到目标板上运行。

优点：

方便、简单，软硬件均可调试

缺点：

需要目标板，且目标板工作基本正常（至少MCU工作正常），仅适用于有调试接口的芯片

9.理解交叉编译和交叉调试。

答：

嵌入式软件开发所采用的编译为交叉编译。

在一种计算机环境中运行的编译程序，能编译出在另外一种环境下运行的代码，称这种编译器支持交叉编译。

简单地说，就是在一个平台上生成另一个平台上的可执行代码。

要进行交叉编译，需要在主机平台上安装对应的交叉编译器，然后用这个交叉编译器编译源代码，最终生成可在目标平台上运行的代码。

在嵌入式软件开发中，调试时采用的是在宿主机和目标机之间进行的交叉调试，调试器仍然运行在宿主机的通用操作系统之上，但被调试的进程却是运行在基于特定硬件平台的嵌入式操作系统中，调试器和被调试进程通过串口或者网络进行通信，调试器可以控制、访问被调试进程，读取被调试进程的当前状态，并能够改变被调试进程的运行状态。

10.嵌入式系统面临的挑战

原因：

（1）嵌入式系统发展与计算机技术发展越行越远

（2）计算机技术逐步以通用化战胜专用化

（3）嵌入式技术逐渐桌面化

第二章作业答案

一、冯诺依曼结构

结构特点：

1、指令和数据存储在相同的内存空间，但存储地址不同。

2、处理器利用相同的总线处理内存中的指令和数据，指令和数据具有相同的数据宽度，指令与数据无法同时存取。

ARM7嵌入式微处理器亦采用此结构

哈佛体系结构

结构特点：

1、指令存储和数据存储分开，指令和数据分别位于不同的存储空间。

2、指令与数据的存取采用不同总线，取指令和存取数据可同时进行，微处理器具有较高的执行效率

数字信号处理器DSP通常采用哈佛结构，ARM9嵌入式微处理器亦采用此结构。

二、命名规则

1、基于ARMArchitecture的版本命名规则

|ARMVn |variants |x（variants） |  

ØVnn--指令集版本号，n[1:

7]。

Øvariants--变种。

Øx（variants）--排除x后指定的变种

例，ARMv5TxM表示ARM指令集版本为5，支持T变种，不支持M变种。

2、基于ARMArchitecture版本的处理器系列命名规则

ARM{x}{y}{z}{T}{D}{M}{I}{E}{J}{F}{-S}

Ø·x--处理器系列   ·y--存储管理/保护单元，若为2包括内存管理单元（MMU），若为4包括内存保护单元（MPU）

Ø·z–cache；T—支持thumb指令集

ØD--支持片上调试（加断点，单步执行）

ØI--支持EmbeddedICE，支持嵌入式跟踪调试。

开发环境可跟踪调试目标板。

ØM—支持长乘法运算；E—支持增强dsp运算；

ØF—具备向量浮点单元VFP

-S--可综合版本，无s硬核,工艺固定不可综合。

例：

ARM7TDMI：

只有内核；

ARM720T：

有内核、高速缓存和内存管理单元（MMU）组成。

ARM740T：

由内核、高速缓存和内存保护单元（MPU）组成

ARM7EJ-S：

带有DSP和JazelleTM技术，能够实现Java加速功能，处理器的可综合版本；

三、工作状态

ARM状态：

正执行ARM指令的处理器在ARM状态下工作。

在ARM状态下，处理器只能执行执行字对齐的32位ARM指令。

Thumb状态：

正执行Thumb指令的处理器在Thumb状态下工作。

在Thumb状态下，处理器只能执行半字对齐的16位Thumb指令。

Thumb-2状态：

正在执行Thumb-2指令的处理器在Thumb-2状态下工作。

在Thumb-2状态下，处理器可以执行16位或32位混合的Thumb-2指令，无需ARM状态和Thumb状态之间转换。

四、工作状态切换

ARM和Thumb两种工作状态由当前程序状态寄存器CPSR中的T（Thumb）位决定，并切换工作。

当CPSR.T=0时，处于ARM状态，当CPSR.T=1时，处于Thumb状态。

进入Thumb状态：

当操作数寄存器Rm的状态为bit[0]=1时，执行“BXRm”指令进入Thumb状态。

如果处理器在Thumb状态下进入异常处理时，自动进入ARM状态，当异常处理返回（IRQ、FIQ、Undef、About、SWI）时，自动返回Thumb状态。

进入ARM状态：

当操作数寄存器Rm的状态为bit[0]=0时，执行“BXRm”指令进入ARM状态。

在处理器进行异常处理（IRQ、FIQ、Undef、About、SWI）时，如果把PC放入异常模式连接寄存器LR中，从异常向量地址开始执行，可以进入ARM状态。

五、CISC（复杂指令系统计算机）

RISC（精简指令系统计算机）

RISC的特点：

1.指令集中的大多数指令只需要执行简单和基本的功能，其执行过程是在一个机器周期内完成的。

2.由于存储器访问指令执行时间较长，应尽量减少这类指令。

采用加载/存储指令结构。

面向运算部件的操作数都经过加载指令和存储指令，从存储器取出后预先放在寄存器对内，以加快执行速度。

3.芯片逻辑不采用或少采用微码技术，而采用硬布线逻辑，以减少指令解释的开销。

4.减少指令数和寻址方式，使控制部件简化，加快执行速度。

5.指令格式固定，指令译码简化

6.编译开销很大，应尽量优化

采用的特别技术：

1.所有的指令都可根据前面的执行结果决定是否被执行，从而提高执行效率。

2.可用Load/Store指令批量传输数据，以提高数据的传输效率。

3.可在一条数据处理指令中同时完成逻辑处理和移位处理。

六、流水线（Pipeline）技术：

几个指令可以并行执行

提高了CPU的运行效率

内部信息流要求通畅流动

ARM的三级流水线：

取值（将指令从内存中取出来）、译码（操作码和操作数被译码以决定执行什么功能）、执行（执行已译码的指令）

Tprog：

程序执行时间

Ninst：

指令条数

CPI：

指令平均时钟周期数

FCLK：

时钟频率

缩短程序执行时间:

提高时钟频率fclk

减少每条指令的平均时钟周期数CPI

解决流水线相关问题：

结构相关：

如果某些指令在流水线中重叠执行时，产生资源冲突，则称该流水线存在结构相关。

解决：

资源重复（Cache分离、ALU中单独的地址计算加法器）

数据相关：

写后读”、“写后写”“读后写”

解决：

专用通路、流水线互锁技术

控制相关：

当流水线遇到分支指令和其他会改变PC值的指令时，取指取决于指令执行条件，可能需重新取指，致使流水线停顿。

解决：

引入延时分支、尽早计算转移成功时的目标地址。

七、在Cache当中，地址映像是指把主存地址空间映像到cache地址空间。

也就是说，把存放在主存中的程序或数据按照某种规则装入到cache中，并建立主存地址到cache地址之间的对应关系。

地址变换是指当程序或数据已经装入到cache后，在实际运行过程当中，把主存地址如何变成cache地址。

S3C44B0存储系统：

●存储系统设计

●支持数据存储的大/小端选择；

●地址空间：

支持8个存储体访问；

●对所有存储体的访问宽度均可改变（8／16／32位）；

●7个存储体的起始地址固定，1个存储体的起始地址可变

1．ARM处理器工作模式有几种?

各种工作模式下分别有什么特点?

答：

ARM微处理器支持用户、系统、快速中断、外部中断、管理、中止、未定义等7种工作模式。

各工作模式拥有自己的寄存器组，不同的工作模式间可以相互切换，共有两种方式。

第一种，发生异常时，处理器自动改变CPSR中M[4:

0]的值，进入相应的工作模式；第二种，当处理器处于特权模式时，用指令向CPSR的M[4:

0]字段写入特定的值，以进入相应的工作模式。

当处理器处于用户模式时，不能改变工作模式，除非发生异常。

2.ARM处理器总共有多少个寄存器，这些寄存器按其在用户编程中的功能是如何划分的?

这些寄存器在使用中各有何特殊之处?

答：

ARM处理器总共有37个寄存器，各寄存器均为32位。

31个通用寄存器，包括程序计数器PC；6个状态寄存器。

这些寄存器按其在用户编程中的功能可划分为：

通用寄存器和状态寄存器。

根据ARM处理器不同工作模式，可将全部寄存器分成7组；各工作模式拥有属于自己的寄存器组，也只能访问自己的寄存器组。

3.寄存器R13，R14，R15的专用功能各是什么？

答：

1）寄存器R13用作堆栈指针SP；2）寄存器R14用作子程序链接寄存器，也称为LR，用以保存返回地址；3）R15（PC）用作程序计数器。

4.若寄存器R1=0x01020304，分别按小端模式和大端模式存储在0x30000字单元中，试分别画出两种模式下内存存储内容，并标出内存地址。

5.试述ARM处理器对异常中断的响应过程。

答：

当一个异常出现以后，ARM微处理器执行完当前指令后（复位异常除外）会执行以下几步操作：

（1）将CPSR复制到相应到相应模式下的SPSR中，设置CPSR:

置位I位（禁止IRQ中断）

清零T位（进入ARM状态）

设置MOD位，切换处理器至相应模式

（2）将下一条指令的地址存入相应连接寄存器LR（R14_XXX），以便程序在处理异常返回时能从正确的位置重新开始执行。

（3）强制PC从相关的异常向量地址取一条指令执行，从而跳转到相应的异常处理程序处。

6.如何从异常中断处理程序中返回?

需要注意哪些问题?

答：

异常处理完毕之后，ARM微处理器会执行以下几步操作从异常返回：

（1）将SPSR复制回CPSR中，恢复原处理器工作模式。

（2）将连接寄存器LR（R14_XXX）的值减去相应的偏移量后送到PC中，跳转到被中断的用户程序。

7.ARM存储器的存储周期有几种类型，对应于cache访问和存储器访问是何存储周期？

答：

（1）空闲周期I周期----内部周期，不执行存储器访问；可广播下一次访问的地址以便开始译码，与S周期配合实现总线上的突发传送。

（2）顺序周期S周期----顺序周期：

多用于实现总线上的突发传送，第一个周期必须是一个内部周期。

（cache传送）

（3）协处理器寄存器传送周期C周期----协处理器寄存器传递周期：

通过数据总线向或从协处理器传送数据；传送期间，存储系统不允许驱动数据总线。

（4）非顺序周期N周期----非顺序周期：

最简单的总线周期，存储控制器必须启动存储器访问来满足这个请求；该方式存储系统常需要长的访问时间。

（存储器读写）

cache访问：

I周期、S周期

存储器访问：

N周期

8.何谓cache？

简述cache的工作原理。

Cache（ARM的高速缓冲存储器），为了提高存储器系统的性能而在主存储器和CPU之间采用

工作原理：

cache访问过程：

虚拟地址存入地址寄存器；地址变换部件进行地址变换，即根据主存块号M检索cache，若找到则为命中，并将M转换成cache块号m存入cache寄存器;以cache寄存器所存地址（块号m，块内地址n）访问cache;若未命中，虚拟地址经地址转换部件（页表）转换成物理地址访问主存;未命中时，若为cache的读操作或写操作分配cache的写操作，则将内存块调入cache;若cache已满，根据替换算法替换某cache块.

八、Cache分类：

统一cache和独立的数据/程序cache

如果一个存储系统中指令预取时使用的cahce和数据读写时使用的cache是同一个cache，这时称系统使用统一的cache。

如果一个存储系统中指令预取时使用的cahce和数据读写时使用的cache是各自独立的，这时称系统使用了独立的cache。

包括指令cache和数据cache。

写通cache和写回cache：

当CPU更新cache的内容时，将结果写回到主存中的两种方法

写回法是指当CPU更新了cache的内容时，被写的数据只写入cache，不写入主存。

仅当需要替换时，才把已经修改的cache块写回到主存中。

采用写回法进行数据更新的cache称为写回cache。

写通法是指当CPU在执行写操作时，必须把数据同时写入cache和主存中。

采用写通法进行数据更新的cache称为写通cache。

读操作分配cache和写操作分配cache：

当进行数据写操作时，可能cache未命中，这时根据cache执行的操作不同，将cache分为两类，即读操作分配cache和写操作分配cache

对于读操作分配cache，当进行数据写操作时，如果cache未命中，则只是简单地将数据写入主存中，在数据读取时才进行cache内容预取。

对于写操作分配cache，当进行数据写操作时，如果cache未命中，cache系统将会进行cache内容预取，从主存中将相应地块读取到cache中相应的位置，并执行写操作，把数据写入到cache中。

对于写通类型的cache，数据将会同时被写入到主存中；对于写回类型的cache，数据将会在合适的时候写回到主存中。

9.何谓写通cache和写回cache，两者有何区别？

答：

（1）写回法是指CPU在执行写操作时，被写的数据只写入cache，不写入主存。

仅当需要替换时，才把已经修改的cache块写回到主存中。

采用写回法进行数据更新的cache称为写回cache。

（2）写通法是指CPU在执行写操作时，必须把数据同时写入cache和主存。

采用写通法进行数据更新的cache称为写通cache。

10.arm的MMU（存储管理单元，用于在CPU和物理内存之间进行地址转换）主要实现何功能。

答：

（1）虚拟存储空间到物理存储空间的映射。

在ARM中采用了页式虚拟存储管理，通过两级页表实现虚拟地址到物理地址的映射。

（2）存储器访问权限的控制。

（3）设置虚拟存储空间的缓冲特性：

Cache/writebuffer

11.协处理器cp15主要实现的功能？

答：

（1）用于处理、控制ARM的特殊性能

（2）片上存储器管理单元（MMU）

（3）指令、数据缓存

（4）写缓冲器

12、简述MMU使能时存储访问过程。

答：

芯片设置为MMU使能（设置cp15寄存器）:

（1）若cache使能，根据arm输出的虚拟地址在CACHE中搜索;若cache命中,arm处理器与cache交换数据。

若cache禁止或cache未命中，首先访问TLB，参见

（2）。

（2）根据arm输出的虚拟地址在TLB中搜索，若找到，将其转换为物理地址，访问主存并把该块数据读取到cache（使能时）中。

13、ARM支持的物理页有几种类型，其容量为何值？

答：

ARM支持的存储块：

（1）段（section）：

由1MB的存储器块构成

（2）大页（largepage）：

由64KB的存储器块构成

（3）小页（smallpage）：

由4KB的存储器块构成

（4）微页（tinypage）：

由1KB的存储器块构成

14、简述基于段的地址变换过程。

15、简述使用粗页表和4k页的二级虚实地址转换过程。

补充题:

1.理解片内Flash的3种编程方法。

答：

通过内置JTAG接口编程、通过在系统编程（ISP）、通过在应用编程（IAP）

JTAG也是一种国际标准测试协议（IEEE1149.1兼容），主要用于芯片内部测试。

现在多数的高级器件都支持JTAG协议,如DSP、FPGA器件等。

标准的JTAG接口是4线：

TMS、TCK、TDI、TDO,分别为模式选择、时钟、数据输入和数据输出线。

JTAG编程方式是在线编程，传统生产流程中先对芯片进行预编程后再装到板上，现在先固定器件到电路板上，再用JTAG编程，从而大大加快工程进度。

ISP：

ISP（In-SystemProgramming）在系统可编程，指电路板上的空白器件可以编程写入最终用户代码，而不需要从电路板上取下器件，已经编程的器件也可以用ISP方式擦除或再编程。

ISP的工作原理：

ISP一般通用做法是内部的存储器可以由上位机（宿主机）的软件通过串口来进行改写。

对于微处理器来讲可以通过SPI或其它的串行接口接收上位机传来的数据并写入存储器中。

所以即使将芯片焊接在电路板上，只要留出和上位机接口的这个串口，就可以实现芯片内部存储器的改写，而无须再取下芯片。

区别：

JTAG：

既可以下载也可以硬件仿真，独占端口；

ISP只能下载，不独占端口

IAP:

（inapplicationprogramming）在应用编程,有芯片本身（或通过外围的芯片）可以通过一系列操作将code写入。

IAP的实现原理：

在实现IAP功能时，微处理器内部一定要有3块存储区，一般一块被称为BOOT区，一块被称为存储区,另外一块作下载区。

微处理器上电运行在BOOT区，如果外部改写程序的条件满足，也就是芯片通过串口接收到下载命令,则在引导程序下接受newcode内容,下载到下载区,下载完毕并校验通过后再将下载区内容复制到存储区,运行复位程序对存储区的程序进行改写操作。

如果外部改写程序的条件不满足，程序指针跳到存储区，开始执行放在存储区的程序，这样便实现了IAP功能。

2.理解LPC2000系列存储器存储空间分布。

3．S3C44BOX的存储空间的分布，由哪几部分组成？

答：

S3C44B0X的存储空间分成8组，每组容量为32MB，bank0---bank5起始地址固定，容量固定为32MB，bank6起始地址也固定，其容量和bank7的容量可编程改变，可以是2、4、8、16、32MB，并且bank7的起始地址与bank6的结束地址相连接

1.处理器模式

用户模式、快速中断模式、外部中断模式、管理模式、中止模式、未定义指令模式、系统模式

除用户模式以外的6种称为特权模式（非用户模式），特权模式中，除系统模式以外的5种模式称为异常模式。

各种模式由第五位M【4:

0】决定

用户模式：

正常的程序执行状态，10000

快速中断模式：

用于高速数据传输或通道处理，10001

外部中断模式：

用于通用的中断处理，10010

管理模式：

操作系统的保护模式，10011

中止模式：

用于虚拟存储及存储保护，10111

未定义指令模式：

用于支持硬件协处理器的软件仿真，11011

系统模式：

运行特权级的操作系统任务，11111

2.处理器工作状态：

（1）ARM状态：

处理器执行32位的ARM指令集时，工作在此状态

（2）Thumb状态：

处理器执行16位的Thumb指令集时，工作在此状态。

3.寄存器组织

ARM处理器共有37个寄存器，各寄存器均为32位。

31个通用寄存器，包括