锁相式数字频率合成器的设计毕业设计论文.docx
《锁相式数字频率合成器的设计毕业设计论文.docx》由会员分享,可在线阅读,更多相关《锁相式数字频率合成器的设计毕业设计论文.docx(18页珍藏版)》请在冰豆网上搜索。
![锁相式数字频率合成器的设计毕业设计论文.docx](https://file1.bdocx.com/fileroot1/2023-2/21/e5644a68-000d-42c1-97d2-3818ed22ccb7/e5644a68-000d-42c1-97d2-3818ed22ccb71.gif)
锁相式数字频率合成器的设计毕业设计论文
摘要
本文研究对琐相式数字频率合成器的设计开发。
本机电路可较精确稳定的实现(0000~9999)×1KHZ、(0000~9999)×2KHZ、(0000~9999)×4KHZ的方波信号合成功能。
包含晶体振荡器、1/M分频器、锁相环和可编程1/N分频器等单元电路。
其中,1/M分频器通过对晶振的
、
、
分频分别得到1KHZ、2KHZ、4KHZ的基准信号,然后通过锁相环和可编程1/N分频器对其进行N倍倍频得到输出方波信号。
电路设计过程中利用计算机辅助软件ProtelDXP进行绘图与仿真,并对电路进行了测试、调试。
整机电路能够正常工作并基本满足技术指标要求
关键词:
琐相式数字频率合成基准信号发生锁相环可编程1/N分频器
目录
第1章绪论┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈1
1.1发展现状┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈1
1.2设计任务与技术指标要求┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈2
第2章方案设计框图与比较┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈
2.1课题的方案设计┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈
2.2方案优劣结论┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈
第3章单元电路设计、元器件选择与计算┈┈┈┈┈┈┈┈┈┈┈┈┈┈
3.1时基信号发生器┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈
3.2.锁相环电路┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈
3.3可编程1/N分频器┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈
3.4理论数据┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈
第4章整机电路的工作原理┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈
4.1整机电路图┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈
4.2整机电路的工作原理分析┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈
第5章电路的调试与数据分析┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈
5.1.调试仪器与使用┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈
5.2.电路的调试步骤┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈
5.3数据的误差分析方法┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈
第6章电路绘图与打印操作┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈
6.1电路原理图的绘制与打印操作┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈
6.2单面印刷电路板的绘制与打印操作┈┈┈┈┈┈┈┈┈┈┈┈┈┈
6.3仿真与波形图绘制与打印操作┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈
结论与体会┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈
1.课题的指标完成情况┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈
2.总结与收获┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈
参考文献┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈
附录┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈
1.元器件列表┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈
2.整机电路原理图┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈
3.印刷电路板图┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈
4.仿真波形图┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈
第1章绪论
1.1发展方向与研究方向
数字锁相环频率合成器有振荡源,分频器和锁相环三部分组成,这种合成器既有频率输出稳定又有改换频率方便的优点,因而在现代通信中获得了广泛的应用。
1.2.设计任务与技术指标要求
1要求设计出数字锁相式频率合成器的完整电路。
2晶体振荡器部分要求用数字电路设计(可以参考CD4060、74LS04等)。
3要求1/M分频器分别产生,1KHZ、2KHZ、4KHZ的方波信号,并且通过开关分别选择其中之一接入锁相环的相位比较器输入端作为fR。
4要求频率合成器输出的频率范围f0分别为(0000~9999)×1KHZ、(0000~9999)×2KHZ、(0000~9999)×4KHZ,并且设计出相对应的电路设计过程中利用计算机辅助软件Protel99SE进行绘图与仿真,并对电路进行了测试、调试。
整机电路能够正常工作并基本满足技术指标要求1/N分频器(四位)。
5锁相环型号:
选择LM4046、或CD4046。
石英晶体选择4.096MHZ或8.192MHZ等,其他集成电路及元器件根据设计要求自己选择。
6用Protel99SE或ProtelDXP画出锁相式数字频率合成器的原理方框图、电路图、仿真波形图(仿真1/N分频器和1/M分频器输出信号波形)、然后画出PCB图。
7计算当Fr=1KHZ、2KHZ、4KHZ时1/M分频器应该是多少分频,锁相式数字频率合成器输出频率计算:
f0=?
(每个人计算f0=?
的要求见附录一电子表格)。
8主要参数测试:
包括晶体振荡器输出频率;1/M分频器输出频率;1/N可编程分频器的测试;锁相环的扑捉带和同步带测试方法;锁相环压控振荡器的控制特性曲线测试方法,(以上测试要说明用何种仪器)。
做出误差分析。
第2章方案设计框图与比较
可编程1/N分频器
PLL锁相环
1/M分频器
晶体振荡器
2.1课题的方案设计
根据设计要求,可以确定基本设计方案如图2.1。
图2.1
将基本框图的各电路分块具体化,晶体振荡器可以保证输出频率稳定性较高,分频器1/N可由4位十进制计数器级联达到预期的范围,而低通滤波器、相位比较器和压控振荡器可采用锁相环这个集成器件,所以其完整的方案设计框图设计框图如图2.2所示。
图2.2方案1
2.2方案优劣结论
在本方案中,信号发生器采用石英晶体振荡器,它具有极高的Q值和良好的稳定性,具有很高的频率稳定度。
采用锁相环技术,能够使合成后的频率与标准信号频率具有相同的长期频率稳定度及良好的频率纯度。
可编程分频器可以根据实际要求改变输出频率,具有很高的使用价值。
第3章单元电路设计、元器件选择与计算
3.1时基信号发生器
图3.1
8KHZ时钟信号发生器电路3.1,它由14级二进制计数器CD4060及32.768MHZ晶体等元件组成。
CD4060⑾
脚的外接元件构成振荡器,其振荡频率32.768MHZ,微调电容C2可精确调节此频率。
该振荡信号经CD4060的
分频后,在CD4060的
脚输出8KHZ的方波信号。
将8KHZ的方波信号通过74LS293异步4位二进制计数器。
该信号作为时钟信号从74LS293的
脚输入,后经2次、4次、8次分频分别得到4KHZ,2KHZ,1KHZ的基准电压从
脚输出。
时基信号发生器部分的单元电路如下图示。
图3.2
3.2.锁相环电路
本方案采用CD4046作为频率合成器的锁相环。
CD4046工作原理如下:
输入信号Ui从14脚输入后,经放大器A1进行放大、整形后加到相位比较器Ⅰ、Ⅱ的输入端,图3.3开关K拨至2脚,则比较器Ⅰ将从3脚输入的比较信号Uo与输入信号Ui作相位比较,从相位比较器输出的误差电压UΨ则反映出两者的相位差。
UΨ经R3、R4及C2滤波后得到一控制电压Ud加至压控振荡器VCO的输入端9脚,调整VCO的振荡频率f2,使f2迅速逼近信号频率f1。
VCO的输出又经除法器再进入相位比较器Ⅰ,继续与Ui进行相位比较,最后使得f2=f1,两者的相位差为一定值,实现了相位锁定。
若开关K拨至13脚,则相位比较器Ⅱ工作,过程与上述相同,不再赘述。
在工作过程中,刚开机时,f2可能不等于f1,假定f2UΨ经滤波后得到的Ud信号开始下降,这就迫使VCO对f2进行微调,最后达到f2/N=f1,并且f2与f1的相位差Δφ=0°。
进入锁定状态。
如果此后f1又发生变化,锁相环能再次捕获f1,使f2与f1相位锁定。
图3.3
锁相环部分的单元电路如下图所示。
图3.4
3.3可编程1/N分频器
可编程分频器采用74HC40102,它是作为专用减计数器的HSCOMS。
74HC40102是BCD减计数器,它由双回路构成,因此,它可以由BCD码设定十进制2位的分频系数(0~99)。
而方案要求4位分频系数,因此需要两块74HC40102级联,如下图示。
图3.5
3.4理论数据
晶体振荡器的频率为32.768MHZ,因此当Fr=1KHZ、2KHZ、4KHZ时1/M分频器应该分别是
、
、
分频。
根据方案设计要求,计算661-670KHZ10个点的频率合成方案。
当fR=1KHZ时,频率合成器输出的频率范围f0分别为(0000~9999)×1KHZ,因此可实现的频率有661,662,663,664,665,666,667,668,669,670。
其中可编程分频器的分频比N为频率本身。
当fR=2KHZ时,频率合成器输出的频率范围f0分别为(0000~9999)×2KHZ,因此可实现的频率有662,664,666,668,670。
其中中可编程分频器的分频比N分别为331,332,333,334,335。
当fR=4KHZ时,频率合成器输出的频率范围f0分别为(0000~9999)×4KHZ,因此可实现的频率有664,668。
其中中可编程分频器的分频比N分别为166,167
第4章整机电路的工作原理
4.1整机电路图(见附录)
4.2整机电路的工作原理分析
根据数字电路式的晶体振荡器稳定度高的特点利用石英晶体振荡器发出频率的稳定方波,频率为fS;之后通过1/M分频器可输出频率分别为1KHz、2KHz、4KHz的方波;通过选择开关选定其中的一个频率是进入锁相环相位比较器的频率fR;继而通过由相位比较器、低通滤波器和压控振荡电路构成的锁相环,在输出端产生输出电压f0;这个频率又进入范围控制在0~9999的1/N分频器输出压控振荡电路的频率f0/N,用此频率与fR相比较进而逼近fR,达到锁相的目的。
这就是整体电路工作的原理,其每一部分的各自工作原理已在上文详细陈述,在此不再说明。
第5章电路的调试与数据分析
5.1调试仪器及其使用
①混合示波器:
观察输出波形和跟踪波形变化
②RF信号发生器:
产生不同频率的输入信号
③面包板:
将电路组成器件接到板上使电路导通
④电压表
5.2调试的步骤
(1)晶体振荡器输出频率的测量:
将晶体振荡器输出的信号接入混合示波器的接头上,
观测示波器上的波形并记录周期、频率。
4
(2)1/M分频器输出频率的测量:
将RF信号发生器的接头接到1/M分频器的输入端U1_10脚上,将信号发生器的频率设置成4.096MHz,波形为方波,并把分频器的输出端U3_5、4、8脚分别接到示波器的接头上,观察此时示波器上的波形和周期、频率。
(3)1/M可编程分频器的测试:
将RF信号发生器的接头接到1/M分频器的输入端U4_11脚上,输出端U7_13接到示波器的接头上,将信号发生器的频率设置成331KHz~340KHz共10个分频点的方波,并输入N=1234(即U7、U6、U5、U4的输入端分别为0001、0010、0011、0100),观察并记录示波器上的波形和频率;再将信号发生器的频率设定成335KHz的方波,并输入N从100~1000等间隔的10个N值,观察并记录示波器上的波形和频率,数据填入相应的表格。
(4)锁相环的扑捉带和同步带测试方法:
锁相环的U10_14脚接信号发生器,设定信号发生器的频率为4KHz的方波,同时U10_3脚也接该示波器调整使其两个波形频率相等,即达到锁定状态。
令载波输入端的方波输入信号频率从自振荡频率开始缓慢下调,直至双踪波形失步抖动(不锁定),测得此时的输入信号f1;令载波输入端的方波输入信号频率从自振荡频率开始缓慢上调,直至双踪波形失步抖动(不锁定),测得此时的输入信号f2,即可算出同步保持范围(同步带)f2-f1;令载波输入端的方波输入信号频率从f1以下缓慢向上调,直至双踪波形同步(锁定),测得此时的载波输入信号的频率f3;令载波输入端的方波输入信号频率从f2以上缓慢向下调,直至双踪波形同步(锁定),测得此时的载波输入信号的频率f4,即可算出同步引入范围(扑捉带)f4-f3。
(5)锁相环压控振荡器的控制特性曲线测试方法:
用函数信号发生器保持锁相环的输入频率不变为1KHz的方波,U10_10脚接电压表,输出端U10_3脚接示波器,在10脚上同时接一个滑动变阻器,将阻值滑到最大处并接地,逐渐滑动变阻器滑片,即改变阻值,观察电压表示数和示波器波形和频率并记录可画出压控振荡电路的控制特性曲线。
5.3数据的误差分析方法
首先在测量中,我们会遇到测量误差,这种误差我们是可以计量间小甚至消除的。
除了在测量中遵守操作规程、合理使用仪器设备、小心谨慎外,我们也可以通过多次测量求平均值的方法来消除仪器误差和视觉误差。
消除了测量误差,我们就可以来分析实际系统与理论的偏差了,一般这种偏差有两种表示形式:
1.绝对误差:
,式中
为测量值,
为理论值;
2.相对误差:
;
一般来说,我们更关注相对误差,因为它是更改好的反映我们实际系统与理论间的差距的参数。
一般情况下,我们要求相对误差小于2%,满足这一条件,我们即可认为系统已满足设计要求。
第六章电路绘图与打印操作
此次设计我们采用ProtelDXP软件进行绘图与仿真。
6.1电路原理图的绘制与打印操作
首先,打开ProtelDXP软件界面,新建一个原理图文件*.schdoc,在“设计”菜单、“选项”对话框中设计图纸的大小及底色等,如下图所示。
选择无底色且网格不可见。
图6.1
然后,打开Libraries,加载必要的元器件库,添加元器件并设置参数,这里所有的元器件都必须具有Simulation仿真属性,否则仿真时将出现错误信息,在DXP中假定所有元器件都是理想元器件;最后,用导线进行电气连接或网络标号,对整个电路进行编译ERC校验,确保整个电路没有错误。
原理图绘制完成后进行打印,选择“文件”菜单中的“打印”选项,出现如下所示对话框。
进行设置之后可以打印。
图6.2
6.2单面印刷电路板的绘制与打印操作
原理图检查无误后,创建网络表。
然后新建一个PCB文件,在设计好的PCB文件上加载和导入网络表,将所有的元器件都加载至PCB文件。
按照原理图上各组件的大致位置进行组建布局,做到各组件均匀分布,互不重叠。
设置布线规则,然后选择“自动布线”菜单中“全部”选项对PCB图进行布线,如下图示。
打印PCB图的步骤与打印原理图基本类似,这里不再赘述。
图6.3
6.3仿真与波形图绘制与打印操作
首先设置仿真环境:
执行菜单命令,打开Analysessetup对话框,设置仿真方式并指定要显示的数据。
然后进行仿真:
设置仿真环境后单击OK按钮,系统进行电路仿真,生成一*.sdf文件,同时打开窗口显示分析结果。
最后分析结果:
观察电路仿真结果,分析仿真波形是否符合电路设计要求,如果不符合,则重新调整电路参数进行仿真,直到满意为止
结论与体会
1.技术指标的完成情况
通过晶体振荡器和数字电路产生了稳定频率的方波,由1/M分频器完成了为后级电路提供1KHz、2KHz和4KHz频率的功能,锁相环使电路的输出的抗干扰性加强,而1/N分频器达到的频率范围的要求。
2.设计过程遇到的问题
该设计电路基本完成了该设计任务的各项要求,用了数字、模拟电路的集成器件,简化了电路,使电路简单,各部分功能明确。
但由于应用的Protel软件仿真性能不太好,无法做到电路的完整仿真,所以电路的可靠性还需要进一步检测,可以换一个仿真软件,如EDA仿真。
3.课题的实用价值
随着数字电路的广泛应用以及对电路抗干扰特性要求的不断提升,数字锁相式频率合成器由于有着人们需要的特性也受到关注,通过这种频率合成器可以得到范围很广,抗干扰能力较强的信号,在通信、传输等方面有着很大的优势,在现代通信中常常需要它的支撑来达到预期的信号采集。
4.收获与体会
通过这次课程设计,全面了解和掌握了数字锁相式频率合成器的各部分组成和所具有的功能,对锁相环、晶体振荡器和低通滤波器的应用有了深刻的了解,同时掌握的Protel软件的应用,第一次独立的完成一个完整电路设计时资料的收集、电路的设计及调试、误差的分析等步骤,整体了解电子电路的设计方法,自己的理论和实践素养有了很大的提高,认识到了本专业的的设计任务的具体实现步骤和方法,为以后的其他设计提供了一次很难得的经验。
参考文献
1阳昌汉,谢红,宫芳·高频电子线路·第6版·高等教育出版社·2009年
2龚之春·数字电路·第8版·电子科技大学出版社·2007年
3黄继忠,郭继忠等·数字集成电路应用300例·第1版·人民邮电出版社·2002年
4张阳天,韩异凡·ProtelDXP电路设计·第1版·清华大学出版社·2005年
5远坂俊昭·锁相环电路设计与应用·何希才译·科学出版社
附录
1、元器件列表
2、整机电路原理图
3、印刷电路板图
4、测试数据与波形图
1/M分频器输出方波仿真图,由上至下分别为1KHZ、4KHZ、2KHZ。
可编程1/N分频器输出波形仿真图,由上至下分频置数分别为1111、2222、4444