西北工业大学数电实验报告三quartus.docx
《西北工业大学数电实验报告三quartus.docx》由会员分享,可在线阅读,更多相关《西北工业大学数电实验报告三quartus.docx(8页珍藏版)》请在冰豆网上搜索。
西北工业大学数电实验报告三quartus
实验三:
基于QuartusII的硬件描述语言电路设计
班级:
姓名:
学号:
同组人员:
一、实验要求
要求1:
学习并掌握硬件描述语言(VHDL或VerilogHDL);熟悉门电路的逻辑功能,并用硬件描述语言实现门电路的设计。
参考“参考内容1”中给出的与门源程序,编写一个异或门逻辑电路。
1)用QuartusII波形仿真验证;2)下载到DE0开发板验证。
要求2:
熟悉中规模器件译码器的逻辑功能,用硬件描述语言实现其设计。
参考“参考内容2”中给出的将8421BCD码转换成0-9的七段码译码器源程序,编写一个将二进制码转换成0-F的七段码译码器。
1)用QuartusII波形仿真验证;2)下载到DE0开发板,利用开发板上的数码管验证。
要求3:
熟悉时序电路计数器的逻辑功能,用硬件描述语言实现其设计。
参考“参考内容3”中给出的四位二进制加减计数器的源程序,编写一个计数器。
1)用QuartusII波形仿真验证;2)下载到DE0开发板验证。
要求4:
熟悉分频电路的逻辑功能,并用硬件描述语言实现其设计。
参考“参考内容4”中给出的50M分频器的源程序,编写一个能实现占空比50%的5M和50M分频器即两个输出,输出信号频率分别为10Hz和1Hz。
1)下载到DE0开发板验证。
(提示:
利用DE0板上已有的50M晶振作为输入信号,通过开发板上两个的LED灯观察输出信号)。
电路框图如下:
扩展内容:
利用已经实现的VHDL模块文件,采用原理图方法,实现0-F计数自动循环显示,频率10Hz。
(提示:
如何将VHDL模块文件在逻辑原理图中应用,参考参考内容5)
注:
每组的实验结果必须接受实验老师登记验收,回答实验老师根据所涉及电路的提问。
二、实验内容
要求1:
用VHDL语言实现异或门
a)用VHDL语言编写代码:
b)仿真:
仿真结果如下:
c)下载到DEO板子上验证
下载到DE0开发板上验证,可以实现异或门功能。
引脚设置如下:
要求2:
二进制码转换成0-F的七段码译码器
a)用VHDL语言编写实验代码:
b)仿真
仿真结果如下:
c)下载到DE0板子上验证
引脚设置如下,可以实现七段码管显示二进制数功能。
要求:
3:
四位二进制数加减计数器
a)用VHDL语言编写的程序代码如下:
b)仿真结果如下:
(注:
当qw高电平时加法计数,qw为低电平时减法计数)
要求4:
占空比50%的5M和50M分频器。
a)用VHDL语言编写的程序代码如下:
b)电路框图如下:
c)下载到DE0板子上验证
引脚设置如下。
当AS为高电平时LED灯1HZ闪烁,当AS为低电平时LED灯10HZ闪烁。
拓展部分:
原理图法实现0-F自动循环显示
(频率可在1H与10HZ之间切换,加减可切换。
)
a)分别生成要求2,3,4所做程序对应的原理图如下:
要求2:
要求3:
要求4:
b)将要求2,3,4的VHDL文件插入拓展工程文件里并绘制原理图
如下:
c)下载到DE0板子上验证,
引脚设置如下。
当qw高电平时加法计数即0-F,qw为低电平时减法计数即F-0;
当AS为高电平时频率为1HZ,当AS为低电平时频率为10HZ。